MPC8245 PCI总线配置与DMA控制器实战解析-深圳市維司達科技有限公司

1. MPC8245 PCI总线接口：从配置到数据传输的深度解析

在嵌入式系统开发中，处理器与外围设备的高效、可靠通信是系统设计的核心挑战之一。PCI总线，作为曾经乃至现在许多工业、通信和嵌入式设备中的主流互连标准，其配置与操作机制的理解深度，直接决定了系统设计的成败。今天，我想结合自己多年在PowerPC架构嵌入式系统上的开发经验，深入聊聊Freescale（现NXP）的MPC8245处理器中PCI总线接口的配置机制与DMA控制器。这不仅仅是一篇技术手册的复述，更是一次从实际工程角度出发，探讨如何驾驭这颗经典处理器进行高效数据搬移的实战分享。如果你正在或即将接触基于MPC8245或类似PowerQUICC II系列处理器的项目，希望这篇内容能帮你避开我当年踩过的那些坑。

MPC8245集成了一个功能完整的PCI总线控制器，它既可以作为连接外部PCI设备的主机桥（Host Bridge），也可以作为挂载在外部PCI主机下的代理设备（Agent）。这种灵活性使其既能用在主控板上管理PCI扩展卡，也能作为协处理器集成到更大的PCI系统中。其PCI接口的核心，在于一套精巧的配置空间访问机制和强大的地址转换能力，而内置的DMA控制器则是解放CPU、实现高速数据吞吐的关键。接下来，我们将从最基础的配置空间访问开始，逐步深入到DMA的链式传输与性能调优。

2. PCI配置空间访问机制详解

要让处理器识别并管理PCI设备，第一步就是访问其配置空间。PCI规范定义了256字节的配置寄存器空间，用于存放设备的厂商ID、设备ID、基地址寄存器（BARs）等关键信息。MPC8245作为PCI总线的主控者（在主机模式下）或参与者，必须遵循一套严格的协议来读写这些配置空间。

2.1 配置地址与数据寄存器：CONFIG_ADDR与CONFIG_DATA

MPC8245内部通过两个特殊的I/O端口寄存器来发起配置周期：CONFIG_ADDR和CONFIG_DATA。这是一个标准PCI主机控制器的实现方式。CONFIG_ADDR寄存器用于指定要访问的PCI总线、设备、功能和寄存器编号，而CONFIG_DATA寄存器则用于读写实际的数据。

CONFIG_ADDR寄存器的格式是理解配置访问的钥匙。它是一个32位寄存器，其位域定义如下：

位31：使能位（Enable Bit）。必须置1，才能使能配置周期生成。
位30-24：保留位。
位23-16：总线号（Bus Number）。在多层次PCI总线结构中，用于选择目标总线。
位15-11：设备号（Device Number）。在单条总线上，用于选择目标设备（最多32个，但实际受IDSEL信号数量限制）。
位10-8：功能号（Function Number）。用于选择多功能设备中的特定功能（最多8个）。
位7-2：寄存器号（Register Number）。用于选择设备配置空间内的双字（DWORD，4字节）偏移地址。
位1-0：保留为0。

当软件（通常是BIOS或操作系统驱动）向CONFIG_ADDR写入一个格式正确的地址，再对CONFIG_DATA进行读写操作时，MPC8245的PCI控制器就会在总线上发起一次配置读写事务。

2.2 Type 0与Type 1配置周期：寻址的两种路径

根据目标设备所在的总线位置，MPC8245会生成两种类型的配置周期：Type 0和Type 1。这是PCI总线层级结构寻址的关键。

Type 0配置周期用于访问与MPC8245位于同一条PCI总线（即总线号为0）上的设备。此时，处理器需要将设备号（Device Number）转换为一个物理的IDSEL信号，去选中特定的PCI设备插槽或芯片。

注意：IDSEL是PCI设备的一个输入引脚，在配置周期中作为片选信号。每个PCI设备将其IDSEL引脚连接到AD总线（地址/数据复用总线）的某一条特定高位地址线上。MPC8245支持最多21个独立的IDSEL信号，对应设备号10到30（二进制0b01010到0b11110）。设备号0到9以及31有特殊用途或保留。

在Type 0周期中，CONFIG_ADDR寄存器中的设备号字段会被翻译成一个IDSEL信号。例如，当设备号为11（0b01011）时，MPC8245会在地址阶段将AD11信号线驱动为高电平，而其他AD[31:11]线为低，从而选中连接在AD11线上的那个设备。同时，功能号和寄存器号字段会被直接复制到AD[10:2]信号线上，AD[1:0]则被驱动为00。这样，目标设备就能从AD总线上解码出要访问自己配置空间的哪个双字。

Type 1配置周期则用于访问下游PCI总线（总线号非0）上的设备。在这种情况下，MPC8245并不直接寻址设备，而是扮演一个“转发者”的角色。它会将CONFIG_ADDR寄存器的高30位（位31-2）原封不动地放到AD[31:2]信号线上，并将AD[1:0]驱动为01，以表明这是一个Type 1周期。这个事务会被总线上的一台PCI-PCI桥（如果存在）捕获，该桥会检查总线号是否匹配自己下游的总线。如果匹配，桥会将Type 1周期转换为针对其下游总线的Type 0周期，从而完成寻址。

实操心得：在调试MPC8245的PCI子系统时，首先要确认系统处于主机模式还是代理模式，以及目标设备的拓扑位置。如果访问本地总线（Bus 0）上的设备失败，可以先用逻辑分析仪抓取PCI总线波形，检查在配置周期地址阶段，AD[31:11]中是否只有一条线被拉高（对应IDSEL），以及AD[10:2]上的功能号和寄存器号是否正确。如果访问的是通过PCI桥连接的外设，则需要确保Type 1周期能被正确转发。

2.3 特殊周期与中断应答周期

除了常规的配置读写，PCI总线还定义了两类特殊的广播事务，MPC8245同样支持。

中断应答周期是处理器响应PCI总线中断时，用于从系统中断控制器读取中断向量的特殊读事务。当MPC8245（在主机模式下）检测到对CONFIG_DATA寄存器的读操作，且CONFIG_ADDR寄存器满足特定条件（使能位置1、总线号为0、设备号和功能号全为1、寄存器号为0）时，它会在PCI总线上发起一个中断应答命令（C/BE[3:0] = 0b0000）。这个事务没有明确的地址，总线上只有系统中断控制器应当响应并返回中断向量。

特殊周期则是一种向总线上所有设备广播消息的写事务。例如，可以广播“关机”（SHUTDOWN）或“停机”（HALT）等系统级消息。其触发条件与中断应答类似，但针对的是写CONFIG_DATA寄存器操作，且命令编码为0b0001。消息内容由AD[15:0]携带，可选数据在AD[31:16]上。

重要提示：MPC8245不会在进入省电模式时自动发出特殊周期消息。如果需要通知其他PCI设备系统状态变更，必须由软件显式地发起特殊周期事务。这是一个容易被忽略的细节，可能导致外围设备状态不同步。

3. MPC8245的PCI工作模式与地址转换

MPC8245的PCI控制器并非一成不变，它可以根据硬件配置，以两种截然不同的身份参与系统：主机（Host）或代理（Agent）。这个模式由复位时采样MAA1配置引脚的电平决定。

3.1 主机模式 vs. 代理模式

在主机模式下，MPC8245是PCI总线的管理者。它负责产生PCI时钟、仲裁总线使用权、发起配置周期枚举总线上的设备，并作为系统内存控制器（如果连接了本地内存）。此时，处理器上电后的启动代码（Boot Vector）可以从本地内存（如Flash）或PCI内存空间（通过PCI总线访问的ROM）获取，具体由RCS0配置引脚决定。

在代理模式下，MPC8245将自己视为一个PCI设备，挂载在外部主机（如另一个更强大的CPU）的PCI总线下。在这种模式下，MPC8245��本地内存对于外部PCI主机而言，最初是不可见的。它只响应针对自身配置空间和嵌入式工具内存块（EUMB）的访问。这种模式常用于多处理器系统或智能I/O卡设计中。

一个关键陷阱：在代理模式下，MPC8245会忽略所有对本地内存的PCI内存访问，直到入站地址转换被启用。这意味着，如果你设计了一个基于MPC8245的协处理器卡，插到主机上后，主机无法直接读写协处理器卡的本地内存，除非你首先通过配置空间正确设置了入站转换窗口。许多新手会在这里卡住，以为硬件连接有问题，其实是软件配置没到位。

3.2 入站与出站地址转换：打通内存壁垒

地址转换是MPC8245 PCI控制器最强大的功能之一，它允许在PCI地址空间和本地地址空间之间建立映射窗口，从而打破主机与代理、PCI内存与本地内存之间的访问壁垒。

入站地址转换：指的是将外部PCI主设备发起的、目标为某段PCI内存地址的访问，转换并重定向到MPC8245的本地内存。这在代理模式下至关重要。例如，外部主机希望读写MPC8245本地内存的0x0000_0000至0x00FF_FFFF这段区域。主机无法直接发送这个本地地址，因为它不在主机的统一地址视图中。此时，我们可以通过配置入站转换窗口寄存器（ITWR和LMBAR），将PCI地址空间的某一段（例如0x8000_0000至0x80FF_FFFF）映射到MPC8245的本地内存0x0000_0000起始处。这样，当外部主机读写PCI地址0x8001_0000时，MPC8245的PCI控制器会将其转换为对本地内存0x0001_0000的访问。

出站地址转换：与入站相反，它将MPC8245处理器内核发起的、目标为某段本地地址的访问，转换并重定向到PCI内存空间。这在两种模式下都有用。例如，在代理模式下，MPC8245的CPU可能需要访问外部主机的主内存。由于CPU发出的地址是本地地址，需要通过出站转换窗口，将其映射到正确的PCI地址上，才能发起正确的PCI事务。

配置流程示例（代理模式初始化）：

MPC8245硬件配置为代理模式（MAA1拉低），并从PCI内存空间启动（RCS0拉低）。
系统上电，MPC8245 CPU尝试获取复位异常向量（地址0xFFF0_0100）。由于配置为从PCI空间启动，这个读请求被发往PCI总线，但此时MPC8245的PCI命令寄存器中“主设备使能”位为0，请求被挂起。
外部主机（Host CPU）通过PCI配置空间访问，初始化MPC8245作为其代理设备。
主机配置PCSRBAR寄存器，为MPC8245的EUMB（包含所有内部配置寄存器）在PCI内存空间中分配一个基地址。
主机设置MPC8245 PCI命令寄存器的“内存空间响应”位（bit 1），使其开始响应PCI内存访问。
主机编程出站地址转换窗口，将MPC8245本地的ROM地址空间（例如包含启动代码的区域）映射到主机系统内存（PCI空间）的某个已知位置。
主机设置MPC8245 PCI命令寄存器的“主设备使能”位（bit 2）。
此时，步骤2中挂起的复位向量读取请求得以继续，但地址经过出站转换，从本地地址0xFFF0_0100变成了PCI地址（主机内存中的某个位置），MPC8245 CPU成功读取到启动代码，开始执行并配置本地内存控制器等。

这个过程清晰地展示了地址转换在系统初始化，特别是代理模式启动中的核心作用。

4. DMA控制器架构与工作模式

如果说PCI配置和地址转换是打通了“道路”，那么DMA控制器就是在这条道路上飞驰的“货运列车”。MPC8245集成了一个双通道、高性能的DMA控制器，专门用于在PCI总线和本地内存之间，或者各自内部，高效地搬运数据块，完全无需CPU干预。

4.1 核心特性与寄存器概览

MPC8245的DMA控制器拥有两个完全独立的通道（通道0和通道1），每个通道都有一套完整的寄存器组，可以被本地处理器或远程PCI主设备访问和配置。其主要特性包括：

支持四种传输类型：本地内存到本地内存、PCI内存到PCI内存、PCI内存到本地内存、本地内存到PCI内存。这覆盖了绝大多数数据搬移场景。
支持非对齐传输：源地址和目的地址无需对齐到字或双字边界，DMA控制器内部会处理数据对齐，这大大简化了软件负担。
支持链式模式与分散-聚集：这是高级DMA功能的标志。允许将多个不连续的数据块描述符链接起来，DMA控制器能自动按顺序执行，实现复杂的I/O操作。
64字节队列：每个通道都有一个64字节的FIFO队列，用于缓存数据，实现读写操作的流水线化，提升效率。
PCI双地址周期支持：可以访问64位PCI地址空间，适用于大内存系统。
丰富的中断：可在完成一个描述符段、完成整个描述符链或发生错误时产生中断。

DMA寄存器分为两组，分别对应通道0和通道1，它们在内存中的偏移地址不同。核心寄存器包括：

DMR：模式寄存器。用于设置传输方向、传输类型、中断使能、工作模式（直接/链式）等。
DSR：状态寄存器。反映DMA传输状态（忙、完成）和错误信息。
SAR/HSAR：源地址寄存器（32位/高32位）。指向读取数据的起始地址。
DAR/HDAR：目的地址寄存器（32位/高32位）。指向写入数据的起始地址。
BCR：字节计数寄存器。本次传输要搬运的总字节数。
CDAR/HCDAR：当前描述符地址寄存器（链式模式用）。指向内存中当前正在使用的DMA描述符。
NDAR/HNDAR：下一个描述符地址寄存器（链式模式用）。指向内存中下一个待执行的DMA描述符。

4.2 直接模式与链式模式

DMA控制器支持两种基本工作模式，适用于不同的应用场景。

直接模式是最简单的模式。在这种模式下，软件直接操作DMA通道的SAR、DAR和BCR寄存器来设置一次传输的参数。设置完成后，向DMR寄存器的通道启动位（CS）写1，DMA传输立即开始。传输完成后（BCR减为0），DSR寄存器中的完成位会置位，并可选择产生中断。

直接模式适用于单次、连续数据块的传输。例如，将摄像头采集的一帧图像数据从PCI采集卡的缓冲区搬移到处理器的本地内存中。

链式模式则强大得多，它引入了“描述符”的概念。描述符是一段存储在内存（可以是本地或PCI内存）中的数据结构，它完整地定义了一次DMA传输的所有参数：源地址、目的地址、字节数，以及指向下一个描述符的指针。

在链式模式下，软件首先在内存中构建一个或多个描述符，形成一个链表。然后，将第一个描述符的地址写入CDAR寄存器，并设置DMR寄存器启用链式模式。最后，启动DMA通道。DMA控制器会自动从CDAR指向的内存位置加载第一个描述符，执行传输。完成后，如果描述符中指示还有下一个描述符（通过NDAR非空），控制器会自动加载下一个并继续执行，直到遇到一个指示传输结束的描述符。

链式模式的巨大优势在于分散-聚集操作。例如，一个网络数据包可能被分割成多个缓冲区存储。通过构建一个描述符链，其中每个描述符指向一个缓冲区片段，DMA控制器可以一次操作就将所有分散的数据块连续地搬移到一块连续的网卡发送缓冲区中，或者反过来，将接收到的连续数据分散存放到多个应用缓冲区中。这极大地减轻了CPU的负担，是高性能网络、存储控制器中的关键技术。

4.3 传输性能优化要点

理解DMA控制器内部的运作机制，对于榨干其性能潜力至关重要。

缓存行对齐是王道：MPC8245的DMA控制器内部以缓存行（32字节）为粒度进行操作。这意味着：

对于本地内存的读操作，总是以非流水线的缓存行读取方式进行。
对于本地内存的写操作，如果目的地址是32字节对齐的，并且传输的字节数是缓存行的整数倍，控制器会尝试使用缓存行写命令，效率最高。否则，会退化为部分缓存行写入。
对于PCI内存的读操作，控制器也会尽可能读取完整的缓存线（32字节），除非源地址高位保持使能位（DMR[SAHE]）被特殊设置。
对于PCI内存的写操作，要发出高效的“写并使无效”命令（Write-and-Invalidate），需要满足三个条件：正在传输一个完整的缓存行、PCI命令状态寄存器中相应位被使能、PCI配置空间中的缓存行大小寄存器被设置为0x08（32字节）。

因此，在设计数据缓冲区时，尽量让源地址和目的地址都32字节对齐，并且传输的字节数也是32字节的整数倍，可以最大化DMA传输的吞吐量。对于链式传输，尽量让每个描述符定义的传输块也满足对齐要求。

队列与流水线：每个通道64字节的队列不是摆设。它允许DMA控制器在从源端读取数据的同时，向目的端写入数据，实现读写操作的流水线化。为了充分利用这一点，应避免频繁启动极短的数据传输（比如每次只传几个字节）。尽可能将小数据包合并，或者使用链式模式一次性提交一批传输任务，让DMA引擎能更持续地工作。

中断使用策略：DMA控制器提供了段完成、链完成和错误中断。在链式模式下，如果每个描述符传输完成后都产生中断，中断频率可能会很高，造成不必要的CPU开销。通常，对于流式数据传输（如音视频流），可以只使能链完成中断或错误中断，在整批任务完成后再通知CPU。对于需要实时处理每个数据块的情况，才使能段完成中断。

5. 实战配置与调试技巧

理论说再多，不如动手调一次。下面结合我的经验，分享一些MPC8245 PCI与DMA配置的实战要点和调试技巧。

5.1 PCI配置空间访问代码示例

假设我们需要在主机模式下，扫描PCI总线0，枚举所有设备。以下是一个简化的C语言伪代码逻辑，展示了如何通过MPC8245的配置寄存器进行访问。

#define CONFIG_ADDR_PORT 0xCF8 // 假设CONFIG_ADDR寄存器映射到的I/O端口地址 #define CONFIG_DATA_PORT 0xCFC // 假设CONFIG_DATA寄存器映射到的I/O端口地址 typedef struct { uint16_t vendor_id; uint16_t device_id; // ... 其他配置寄存器 } pci_config_header; uint32_t pci_build_address(uint8_t bus, uint8_t device, uint8_t func, uint8_t offset) { // 构建CONFIG_ADDR寄存器值，使能位置1 return (1 << 31) | (bus << 16) | (device << 11) | (func << 8) | (offset & 0xFC); } uint32_t pci_read_config_dword(uint8_t bus, uint8_t device, uint8_t func, uint8_t offset) { uint32_t address = pci_build_address(bus, device, func, offset); // 写入地址寄存器 out32(CONFIG_ADDR_PORT, address); // 从数据寄存器读取数据 return in32(CONFIG_DATA_PORT); } void pci_scan_bus(uint8_t bus) { for (int dev = 0; dev < 32; dev++) { // 遍历32个可能的设备号 // 读取设备0，功能0的Vendor ID。0xFFFF表示不存在 uint32_t vendor_device = pci_read_config_dword(bus, dev, 0, 0x00); uint16_t vendor_id = vendor_device & 0xFFFF; if (vendor_id != 0xFFFF) { printf("Found device at Bus %d, Device %d, Vendor: 0x%04X\n", bus, dev, vendor_id); // 可以继续读取Device ID、Header Type等，判断是否为多功能设备、PCI桥等 } } } int main() { // 扫描总线0 pci_scan_bus(0); return 0; }

注意事项：在实际的MPC8245 BSP（板级支持包）或驱动中，CONFIG_ADDR和CONFIG_DATA的访问方式可能不是通过直接的I/O端口，而是映射到内存空间的某个地址。需要查阅具体的内存映射图。此外，访问配置空间时，需要确保MPC8245的PCI控制器已正确初始化，并且处于主机模式。

5.2 DMA链式描述符设计与启动

下面展示如何为DMA通道0设置一个简单的链式传输，将两个不连续的源数据块搬移到一个连续的目的区域。

首先，定义描述符数据结构（通常按32位对齐）：

typedef struct dma_descriptor { uint32_t sar; // 源地址 (低32位) uint32_t hsar; // 源地址 (高32位，用于64位地址) uint32_t dar; // 目的地址 (低32位) uint32_t hdar; // 目的地址 (高32位，用于64位地址) uint32_t bcr; // 字节计数寄存器 uint32_t ndar; // 下一个描述符地址 (低32位) uint32_t hndar; // 下一个描述符地址 (高32位) uint32_t reserved; // 保留，通常用于状态或控制位，具体看手册 } dma_desc_t;

然后，在内存中（例如本地SRAM）创建两个描述符：

// 假设我们有一块可用的本地内存区域 dma_desc_t* desc1 = (dma_desc_t*)LOCAL_DESC_MEM_BASE; dma_desc_t* desc2 = (dma_desc_t*)(LOCAL_DESC_MEM_BASE + sizeof(dma_desc_t)); // 描述符1：传输第一块数据 desc1->sar = (uint32_t)SOURCE_BUFFER1; // 源地址1 desc1->hsar = 0; // 假设是32位地址空间 desc1->dar = (uint32_t)DEST_BUFFER; // 目的起始地址 desc1->hdar = 0; desc1->bcr = SIZE_OF_BUFFER1; // 第一块大小 desc1->ndar = (uint32_t)desc2; // 指向描述符2 desc1->hndar = 0; // 描述符2：传输第二块数据，紧接在第一块之后 desc2->sar = (uint32_t)SOURCE_BUFFER2; // 源地址2 desc2->hsar = 0; desc2->dar = (uint32_t)DEST_BUFFER + SIZE_OF_BUFFER1; // 目的地址接续 desc2->hdar = 0; desc2->bcr = SIZE_OF_BUFFER2; // 第二块大小 desc2->ndar = 0; // 链结束标志，NULL表示没有下一个 desc2->hndar = 0; // 可选：设置描述符中的控制位（如果BCR的某些位用于控制） // 例如，desc1->bcr |= (1 << 31); // 假设最高位是“链结束”位（需查手册确认）

最后，配置并启动DMA通道0：

// 1. 确保DMA通道已停止（清除DMR[CS]） volatile uint32_t* dmr0 = (uint32_t*)(EUMB_BASE + 0x1100); // 通道0 DMR本地地址 *dmr0 = 0; // 先停止并清除模式 // 2. 清除状态寄存器（向DSR的某些位写1清零） volatile uint32_t* dsr0 = (uint32_t*)(EUMB_BASE + 0x1104); *dsr0 = 0xFFFF; // 写1清除所有状态位（具体位域需查手册） // 3. 设置当前描述符地址寄存器（CDAR） volatile uint32_t* cdar0 = (uint32_t*)(EUMB_BASE + 0x1108); *cdar0 = (uint32_t)desc1; // 4. 配置模式寄存器（DMR）：使能链式模式、设置传输方向、使能完成中断等 uint32_t mode = 0; mode |= (1 << 0); // 假设bit 0是链式模式使能位（CE） mode |= (1 << 2); // 假设bit 2是PCI到本地内存传输方向位（DIR） mode |= (1 << 10); // 假设bit 10是传输完成中断使能位（EOTIE） // ... 根据手册设置其他位，如源地址高位保持（SAHE）、PCI读命令（PRC）等 *dmr0 = mode; // 5. 启动DMA传输（设置DMR[CS]位） *dmr0 |= (1 << 8); // 假设bit 8是通道启动位（CS）

5.3 常见问题排查与调试心得

DMA传输不启动或卡住：
- 检查寄存器映射：首先确认你访问的DMA寄存器地址是否正确。在代理模式下，需要通过PCSRBAR偏移��问；在主机模式下，通过EUMBBAR偏移访问。弄混是常见错误。
- 检查字节序：PowerPC通常是大端字节序，而PCI总线是小端字节序。确保你在设置地址和计数字段时，考虑了字节序转换。SAR/DAR等寄存器中的值是处理器视角的（大端），但描述符本身存储在内存中，如果内存是PCI总线可访问的，可能需要考虑存储格式。
- 检查描述符对齐：描述符在内存中的地址最好32位对齐，甚至缓存行对齐，以避免不必要的性能损失或总线错误。
- 检查源/目的地址有效性：确保源和目的地址对于发起传输的主设备（CPU或PCI主机）是可见且可访问的。在代理模式下，CPU发起的到PCI内存的传输，目的地址必须经过出站转换或直接落在有效的PCI窗口内。
PCI配置访问返回全F或错误数据：
- 确认IDSEL连接：对于Type 0配置，确保目标设备的IDSEL引脚正确连接到AD[31:11]中的某一条线，并且与软件中使用的设备号匹配。用示波器或逻辑分析仪测量在配置周期地址阶段，对应的AD线是否有脉冲。
- 检查设备供电与复位：目标PCI设备可能未上电或处于复位状态，不会响应配置周期。
- 确认MPC8245模式：在代理模式下，MPC8245的PCI主设备功能默认是禁用的。需要外部主机通过配置空间启用其“主设备使能”位后，它才能主动发起配置周期（如果它需要作为主机去配置其他设备的话）。
数据传输性能达不到预期：
- 启用PCI写并使无效：对于大数据块的DMA写入（PCI内存为目标），确保满足“完整缓存行”、“PCSR位使能”、“缓存行大小寄存器设为32字节”三个条件，以触发MWI命令，这比普通的写命令快得多。
- 优化传输粒度：尽量避免大量零碎的小传输。使用链式模式，将多个小传输组织成描述符链一次提交。确保源和目的地址尽可能缓存行对齐。
- 监控总线利用率：使用性能计数器（如果MPC8245支持）或外部逻辑分析仪，查看PCI总线的实际带宽利用率。可能瓶颈不在DMA控制器，而在目标设备（如SDRAM）的访问延迟上。
链式传输中途停止：
- 检查描述符链完整性：确保每个描述符的NDAR正确指向下一个描述符，最后一个描述符的NDAR为0或设置了链结束标志。内存越界或指针错误会导致DMA引擎加载到非法地址而停止。
- 检查状态寄存器（DSR）：传输停止后，立即读取DSR寄存器。错误位（如总线错误、目标中止等）会提示失败原因。完成位（CB）和活动位（ACT）也能指示状态。
- 中断服务程序处理：如果使用了中断，确保中断服务程序及时清除了DSR中的状态位，并正确处理了描述符链的更新（例如，将已完成的描述符释放回空闲池）。

调试PCI和DMA问题，一把好的逻辑分析仪或带有PCI协议分析功能的示波器是无价之宝。它能让你直观地看到总线上每一个时钟周期的命令、地址和数据，准确判断是配置周期没发出来，还是目标设备没响应，或者是数据传输阶段出现了等待状态。结合处理器的寄存器查看和内存内容检查，大部分问题都能定位。

MPC8245的PCI和DMA子系统是一个功能完整且略显复杂的模块，但一旦掌握了其配置机制、地址转换原理和DMA控制器的工作模式，你就能在嵌入式系统中游刃有余地实现高效可靠的数据通信。从仔细阅读手册开始，理解每个寄存器位的含义，然后从小实验（比如单个DMA传输）做起，逐步构建复杂的链式操作，这是最稳妥的学习路径。记住，对齐和缓存行是性能的关键，而清晰的描述符链表设计则是稳定性的保障。