IF-08 AURIX时钟系统 - 从晶振到CCU分发-深圳市維司達科技有限公司

IF-08 AURIX时钟系统 - 从晶振到CCU分发

一、引言

在汽车电子控制单元（ECU）中，时钟系统是整个芯片的"心脏起搏器"。没有稳定、精确的时钟，高速CAN通信会乱码，ADC采样会失准，实时操作系统调度会紊乱。AURIX TC3xx作为英飞凌面向高端汽车应用的多核微控制器，其时钟系统设计既要满足ISO 26262功能安全要求，又要支撑起200MHz以上的处理器主频，还要为各类外设（GTM、CCU6、STM等）提供灵活的时钟分配方案。

本文将深入剖析AURIX TC3xx的时钟系统架构，从最底层的振荡器和PLL锁相环开始，经过CCU时钟控制单元的精密分频，最终到达各个外设子系统的完整时钟路径。我们将详细分析CCUCON寄存器的配置机制、CPU时钟分频的工作原理、以及系统定时器（STM）和通用定时器模块（GTM）的时钟供给策略。

二、AURIX时钟系统全景架构

2.1 时钟系统的层次结构

AURIX TC3xx的时钟系统可以划分为四个主要层次，每个层次承担不同的职责，共同构成完整的时钟分发网络：

时钟源层（Clock Sources）：包括外部晶振（4-20MHz）和内部振荡器，以及PLL锁相环电路。
时钟控制层（Clock Control）：以CCU（Clock Control Unit）为核心，负责时钟源选择、倍频和分频配置。
时钟分发层（Clock Distribution）：通过CCUCON寄存器组将时钟信号分发到各个子系统。
外设时钟层（Peripheral Clocks）：各外设根据自身需求使用分配的时钟。

图1：AURIX TC3xx时钟系统架构全景图

2.2 启动流程中的时钟系统

理解AURIX的时钟系统，必须从芯片启动过程说起。当芯片上电或复位后，时钟系统的初始化是固件（SSW - Startup Software）最早执行的任务之一。这个阶段的时钟配置直接决定了后续所有初始化操作的稳定性和可靠性。

图2：AURIX Platform Firmware整体架构

三、时钟源详解

3.1 外部晶振与内部振荡器

AURIX TC3xx支持外部晶振输入，典型频率范围为4MHz到20MHz。外部晶振通过XTAL和EXTCLK引脚连接，为系统提供高精度参考时钟。在没有外部晶振的情况下，芯片内部还集成了备用振荡器（Backup Oscillator），虽然精度略低，但可以作为安全失效路径使用。

外部晶振的选择涉及到功能安全的考量。根据ISO 26262标准，时钟失效是可能导致安全目标违反的故障模式之一。AURIX通过以下机制提供时钟冗余：

主时钟路径：外部晶振 → PLL → 系统时钟
备用时钟路径：内部备用振荡器 → 直接供给安全相关外设

3.2 PLL锁相环工作原理

PLL（Phase-Locked Loop，锁相环）是AURIX实现高频系统时钟的核心电路。外部参考时钟经过PLL倍频后，可以输出高达200MHz以上的系统时钟（SRI频率）。

PLL的工作原理可以概括为"反馈锁定"：

鉴相器（Phase Detector）比较参考时钟和反馈时钟的相位差
低通滤波器平滑鉴相器输出，得到控制电压
压控振荡器（VCO）根据控制电压调整输出频率
分频器将VCO输出分频后送回鉴相器
当参考时钟和分频后的反馈时钟相位一致时，PLL进入锁定状态

AURIX TC3xx的PLL具有以下特点：

输入分频器（P）：对参考时钟进行预分频
压控振荡器（VCO）：输出频率范围可调
输出分频器（N）：对VCO输出进行后分频
K2分频器：生成CPU和外设时钟

四、CCU时钟控制单元深度剖析

4.1 CCU模块概述

CCU（Clock Control Unit）是AURIX时钟系统的核心控制模块，负责集中管理系统中所有时钟域的分频和门控。CCU接收PLL输出的高频系统时钟，根据各外设和CPU的需求，生成不同频率的子时钟。

图3：CCU6 Capture/Compare Unit模块概览

TC3xx系列包含多个CCU实例（CCU、CCU6等），它们协同工作，构成完整的时钟控制网络。CCU的核心功能包括：

系统时钟源选择和切换
CPU时钟分频控制
外设时钟门控和分频
时钟失效检测和容错处理

4.2 CCUCON寄存器详解

CCUCON寄存器是CCU模块最核心的配置接口，通过编程这些寄存器，可以精确控制各个时钟域的分频系数和使能状态。

4.2.1 CCUCON0 - 主配置寄存器

// CCUCON0寄存器位定义 struct CCUCON0 { uint32_t STMDIV : 4; // STM时钟分频 uint32_t GTMDIV : 4; // GTM时钟分频 uint32_t CCU6DIV : 4; // CCU6时钟分频 uint32_t SPBDIV : 4; // SPB总线时钟分频 uint32_t FSI2CDIV : 4; // FSI2C时钟分频 uint32_t MCANHDIV : 4; // MCAN高速时钟分频 uint32_t reserved : 4; // 保留 uint32_t LCK : 1; // 配置锁定位 uint32_t SEL : 3; // 时钟源选择 };

4.2.2 CCUCON1 - CPU时钟配置

// CCUCON1寄存器位定义（每个CPU核心对应独立的分频控制） struct CCUCON1 { uint32_t CPU0DIV : 4; // CPU0时钟分频 uint32_t CPU1DIV : 4; // CPU1时钟分频 uint32_t CPU2DIV : 4; // CPU2时钟分频 uint32_t CPU3DIV : 4; // CPU3时钟分频 uint32_t CPU4DIV : 4; // CPU4时钟分频 uint32_t CPU5DIV : 4; // CPU5时钟分频 uint32_t reserved : 4; uint32_t LCK : 1; // 配置锁定位 uint32_t SEL : 3; // 时钟源选择 };

4.3 CPU时钟分频机制

CPU时钟分频是AURIX功耗管理的关键技术之一。通过降低CPU运行频率，可以在保证系统响应的前提下显著降低芯片功耗。CCUCON1.CPUxDIV寄存器控制各核心的时钟分频系数。

图4：CPU时钟分频控制原理

CPU时钟频率计算公式：

F_cpu = F_sri / (CPUxDIV + 1) 其中： - F_cpu: CPU核心实际运行频率 - F_sri: SRI（System Resource Interconnect）总线频率 - CPUxDIV: CCUCON1中对应的分频值（0表示不分频，即等于SRI频率）

举例说明：

如果SRI频率为200MHz，设置CPU0DIV=0，则CPU0运行频率为200MHz
如果SRI频率为200MHz，设置CPU0DIV=1，则CPU0运行频率为100MHz
如果SRI频率为200MHz，设置CPU0DIV=3，则CPU0运行频率为50MHz

需要特别注意的是，CPU时钟分频采用流水线stall机制而非真正的时钟门控。这意味着CPU流水线会在指定周期数内暂停指令发射，而不是物理上停止时钟信号。这种设计保证了：

时序路径的完整性，避免时钟路径上的毛刺
对外设时钟无影响，独立控制各模块
恢复时无需重新初始化CPU状态

五、系统定时器STM

5.1 STM模块架构

STM（System Timer Module）是AURIX提供的高精度系统定时器，为操作系统和应用程序提供统一的时基参考。STM是一个64位的递增计数器，由系统时钟直接驱动，计数频率与SRI总线频率一致。

图5：STM定时器模块架构

5.2 STM时钟配置

STM的时钟通过CCUCON0.STMDIV分频器控制。分频后的时钟驱动STM计数器递增：

// STM时钟频率计算 F_stm = F_pll / (STMDIV_value + 1) // STM计数器增量 Counter_Increment = F_stm * Time_Unit

例如：若PLL输出200MHz，STMDIV=1，则STM时钟为100MHz。这意味着每10ns，STM计数器递增1。

5.3 STM寄存器映射

// STM寄存器结构 struct STM_TypeDef { __I uint32_t TIM0; // 定时器通道0比较寄存器 __I uint32_t TIM1; // 定时器通道1比较寄存器 __I uint32_t TIM2; // 定时器通道2比较寄存器 __I uint32_t TIM3; // 定时器通道3比较寄存器 __IO uint32_t CN0; // 计数寄存器通道0 __IO uint32_t CN1; // 计数寄存器通道1 __IO uint32_t CN2; // 计数寄存器通道2 __IO uint32_t CN3; // 计数寄存器通道3 __I uint32_t CAP; // 捕获寄存器 __IO uint32_t ISCR; // 中断和服务请求控制寄存器 };

六、通用定时器模块GTM

6.1 GTM模块概述

GTM（Generic Timer Module）是AURIX中最复杂的定时器子系统，专为汽车实时控制应用设计。相比传统的定时器，GTM提供了更高的灵活性和更丰富的功能，特别适用于PWM生成、编码器信号处理、传感器时间戳捕获等场景。

图6：GTM通用定时器模块特性

6.2 GTM子系统架构

GTM采用模块化设计，包含以下核心组件：

ARU（ARU Routing Unit）：定时器事件路由单元，负责在GTM内部各模块间传输数据
ATOM（ARU Timer Output Module）：基于ARU的定时器输出模块，支持PWM和脉冲生成
TIM（Timer Input Module）：定时器输入模块，用于捕获外部信号
TBU（Time Base Unit）：时基单元，提供统一的时间参考
MCS（Multi-Core Support）：多核支持单元

6.3 GTM时钟配置

GTM时钟通过CCUCON0.GTMDIV分频器配置：

// GTM时钟频率 F_gtm = F_pll / (GTMDIV_value + 1) // GTM内部各模块可以进一步分频 ATOM_clock = GTM_clock / ATOM_DIV TIM_clock = GTM_clock / TIM_DIV

七、CCU6定时器详解

7.1 CCU6模块特性

CCU6（Capture/Compare Unit 6）是一个高分辨率16位捕获/比较单元，专门为电机控制、电源转换等应用优化。它集成了三个T12通道和一个T13通道，支持边沿位置检测、周期检测、错误捕获等高级功能。

图7：CCU6 Capture/Compare Unit内部架构

7.2 CCU6时钟分频

CCU6时钟由系统时钟分频得到，通过CCUCON0.CCU6DIV配置：

// CCU6时钟频率 F_ccu6 = F_pll / (CCU6DIV_value + 1) // T12计数器时钟 T12_clock = F_ccu6 / T12_prescaler // T13计数器时钟 T13_clock = F_ccu6 / T13_prescaler

7.3 T13计数方案

T13是CCU6中的一个特殊定时器，常用于PWM生成和逆变器控制。T13支持单次计数和连续计数两种模式：

图8：T13计数方案时序图

// T13计数模式配置 CCU6_T13CON |= 0x0001; // 启动T13计数 // T13中断服务程序 void CCU6_T13_ISR(void) { // 更新PWM占空比 update_pwm_duty(); // 清除中断标志 CCU6_T13IRQCLR = 1; }

八、时钟系统初始化实践

8.1 典型的时钟初始化序列

下面给出一个完整的AURIX时钟系统初始化代码示例：

#include "IfxScu_reg.h" #include "IfxCpu_reg.h" // PLL配置参数（假设外部晶振16MHz，目标SRI频率200MHz） #define PLL_INPUT_FREQ 16000000UL // 16MHz外部晶振 #define PLL_K2_DIV 2 // K2分频 #define PLL_N_DIV 24 // N分频（VCO倍频） #define TARGET_SRI_FREQ 200000000UL // 200MHz SRI频率 void SystemClock_Init(void) { // 1. 配置SCU时钟控制寄存器 SCU_CCUCON0.U = 0x00000100; // 初始化配置 SCU_CCUCON1.U = 0x00000100; // 2. 配置PLL // 等待PLL稳定 while(SCU_PLLSTAT.B.PLLOK == 0); // 3. 配置分频系数 SCU_CCUCON0.B.STMDIV = 1; // STM: 100MHz SCU_CCUCON0.B.GTMDIV = 1; // GTM: 100MHz SCU_CCUCON0.B.CCU6DIV = 1; // CCU6: 100MHz SCU_CCUCON0.B.SPBDIV = 1; // SPB: 100MHz SCU_CCUCON1.B.CPU0DIV = 0; // CPU0: 200MHz (不分频) SCU_CCUCON1.B.CPU1DIV = 0; // CPU1: 200MHz SCU_CCUCON1.B.CPU2DIV = 0; // CPU2: 200MHz // 4. 锁定配置 SCU_CCUCON0.B.LCK = 1; SCU_CCUCON1.B.LCK = 1; // 5. 等待配置生效 while(SCU_CCUCON0.B.LCK == 1); while(SCU_CCUCON1.B.LCK == 1); }

8.2 动态时钟调整

在某些低功耗场景下，可能需要动态降低CPU频率以节省功耗。AURIX支持运行时调整时钟分频：

// 进入低功耗模式 - 降低CPU频率 void Enter_LowPower_Mode(void) { // 保存当前CPU状态 Save_Context(); // 降低CPU0频率到50MHz SCU_CCUCON1.B.LCK = 1; SCU_CCUCON1.B.CPU0DIV = 3; // 200MHz / 4 = 50MHz SCU_CCUCON1.B.LCK = 0; while(SCU_CCUCON1.B.LCK == 1); // 等待配置完成 // 执行低功耗任务 LowPower_Task(); // 恢复全速运行 SCU_CCUCON1.B.LCK = 1; SCU_CCUCON1.B.CPU0DIV = 0; // 恢复200MHz SCU_CCUCON1.B.LCK = 0; while(SCU_CCUCON1.B.LCK == 1); // 恢复上下文 Restore_Context(); }

九、SRI总线与时钟分发

9.1 SRI Fabric架构

SRI（System Resource Interconnect）是AURIX芯片内部的高速片上互连网络，连接CPU内核、内存控制器、外设和DMA等模块。SRI Fabric的时钟由PLL直接驱动，是整个系统的骨干时钟。

图9：SRI Fabric系统互连架构

9.2 多核时钟域

AURIX TC3xx最多支持6个CPU核心，每个核心可以独立配置时钟分频。这种设计允许：

性能核心全速运行（200MHz+）
功能安全核心降频运行以降低功耗
根据负载动态调整各核心频率

图10：SRI时钟域与外设时钟域分离设计

十、功能安全与时钟监控

10.1 时钟失效检测

AURIX集成了专用的时钟监控单元，用于检测时钟系统故障。监控机制包括：

PLL失锁检测：PLL失去锁定状态时触发安全中断
时钟看门狗：监测关键时钟信号的周期性脉冲
频率范围检查：验证时钟频率是否在预期范围内

10.2 安全时钟路径

根据ISO 26262 ASIL等级要求，关键安全功能必须使用独立的时钟路径。AURIX的安全时钟架构：

// 安全时钟配置 void SafetyClock_Init(void) { // 使能备用振荡器 SCU_OSCCON.B.OSCRSV = 1; // 配置安全路径 SCU_CCUCON0.B.SEL = 0; // 使用主PLL // 如果检测到主时钟失效，自动切换到备用振荡器 if(SCU_PLLSTAT.B.PLL_OK == 0) { // 切换到备用振荡器 SCU_CCUCON0.B.SEL = 1; // 使用备用振荡器 // 触发安全中断 trigger_safety_interrupt(); } }

十一、总结与展望

11.1 核心要点回顾

本文深入剖析了AURIX TC3xx的时钟系统，从以下几个维度进行了详细讲解：

时钟源层次：外部晶振 → PLL倍频 → 系统时钟
CCU控制机制：CCUCON寄存器精细控制各外设和CPU的时钟分频
CPU时钟分频：通过流水线stall实现动态频率调整
外设时钟供给：STM、GTM、CCU6等模块的时钟独立配置
功能安全：时钟监控、失效检测、安全路径设计

11.2 时钟配置最佳实践

启动初期使用默认时钟配置，待PLL稳定后再切换
配置CCUCON寄存器时，先设置新值再清除LCK位
动态调整CPU频率前，务必保存CPU状态上下文
安全相关应用必须配置备用时钟路径
使用示波器或逻辑分析仪验证时钟信号质量

11.3 下篇预告

下一篇我们将进入DMA（Direct Memory Access）章节，讲解AURIX如何实现外设与内存之间的高速数据搬运，以及如何利用DMA减轻CPU负担、提升系统实时性能。

图11：CCU6寄存器完整映射

参考资料

Infineon AURIX TC3xx User Manual Part 1 (V2.0.0)
Infineon AURIX TC3xx User Manual Part 2 (V2.0.0)
ISO 26262 Road vehicles - Functional Safety
Infineon AN1002 - Functional Safety in A Nutshell

关于本系列：本文是《英飞凌AURIX芯片实战》系列第8篇，系统讲解汽车高端微控制器的内部架构与编程实践。更多精彩内容，敬请期待！

标签：AURIX TC3xx · 时钟系统 · CCU · PLL · STM · GTM · CCU6 · 汽车电子