MSC8113中断架构解析：GIC、LIC与PIC三层协同设计-深圳市維司達科技有限公司

1. 项目概述：MSC8113中断架构的设计哲学

在嵌入式DSP系统里，中断响应速度和处理效率直接决定了系统的实时性能上限。当你在设计一个需要同时处理多路TDM语音数据、管理高速DMA传输，还要响应外部事件和定时器触发的复杂应用时，如果所有中断都直接涌向CPU核心，光是查询和仲裁的开销就足以让系统性能捉襟见肘。飞思卡尔的MSC8113芯片，作为一款面向通信基础设施的高性能多核DSP，其设计者显然深谙此道。他们没有采用传统的单一中断控制器，而是构建了一个精妙的三层协同架构：全局中断控制器（GIC）、本地中断控制器（LIC）和可编程中断控制器（PIC）。这套架构的核心价值，不在于简单地“管理中断”，而在于通过硬件层面的分工与协作，将中断处理的负载进行解耦和优化，让四个SC140核心能更专注地执行计算任务，而不是疲于应付中断管理。

简单来说，你可以把GIC想象成公司的“总机接线员”，它负责接收所有从外部（如IRQ引脚）或系统级模块（如DMA、UART）打来的“电话”（中断请求），并进行初步的筛选和分类。LIC则是每个核心的“私人助理”，它位于核心的本地总线上，专门处理与该核心关系最密切、最频繁的中断源（比如分配给该核心的DMA通道、专属定时器），它的存在让核心无需跨越慢速的系统总线去查询中断状态，极大地减少了延迟。最后，PIC扮演的是“调度经理”的角色，它接收来自LIC的汇总请求，根据预设的优先级进行最终仲裁，并告诉核心：“现在最重要的事情是去处理XX号中断，这是它的处理程序地址”。这种GIC、LIC与PIC各司其职又紧密配合的架构，是MSC8113能够胜任高实时性、高吞吐量DSP应用的关键所在。接下来，我将带你深入这套架构的每一个细节，从设计思路到寄存器配置，再到实际编程中的避坑指南，让你彻底掌握如何驾驭这套强大的中断系统。

2. 架构核心：GIC、LIC与PIC的角色定位与协同流程

要理解MSC8113的中断处理，必须先厘清GIC、LIC和PIC这三个组件各自承担的责任以及它们之间的数据流向。这不是三个独立的模块，而是一条精心设计的中断处理流水线。

2.1 全局中断控制器（GIC）：系统级中断的集散中心

GIC是中断进入芯片后的第一站。它的设计目标很明确：汇总和初步分发。它并不关心具体是哪个核心来处理中断，而是确保系统级的中断事件能够被正确收集并送到需要的地方。

GIC的核心功能模块解析：

虚拟中断生成器（Virtual Interrupt Generator）：这是GIC一个非常巧妙的设计。它允许SC140核心或外部主机CPU通过向特定的内存地址（称为虚拟地址）执行写操作，来“凭空”产生一个中断信号。MSC8113总共能生成24个这样的虚拟中断，平均分给三个SC140核心组（每个核心组8个）。为什么需要这个功能？在多核通信和同步场景中非常有用。例如，核心A完成了一项计算，需要通知核心B来取结果，它不需要通过复杂的共享内存标志位和轮询，直接向对应核心B的虚拟中断地址写数据，就能触发核心B的一个中断，从而实现高效的核心间通信（IPC）。GIC的框图里那个“Virtual Interrupt Generator”模块就是干这个的。
外部中断收集与预处理：GIC连接了15个外部IRQ引脚（IRQ[1-15]）、UART、DMA全局中断、SIU的PIT和TMCNT定时器中断等。它不只是简单转发，还承担了重要的预处理工作：
- 边沿/电平检测模式配置：对于IRQ[8-15]，GIC可以配置其为上升沿触发还是电平触发。这个配置是全局性的，为后续LIC和PIC的处理奠定了基础。
- 使能控制：通过GCIER（GIC Core Interrupt Enable Register）和GEIER（GIC External Interrupt Enable Register）寄存器，可以独立地使能或屏蔽每一个中断源。这是第一道“防火墙”。
- 生成INT_OUT：GIC会将所有已使能的中断源进行“或”操作，产生一个总的INT_OUT信号。这个信号可以输出到芯片外部，告知外部系统芯片内部有中断发生，常用于级联或系统级监控。
虚拟NMI生成：与虚拟中断类似，GIC也支持生成虚拟NMI（不可屏蔽中断）。通过写特定的NMI虚拟地址，一个核心可以触发另一个核心的NMI。NMI用于处理最高优先级的紧急事件，如硬件错误恢复。GIC的“Virtual NMI Generator”模块负责管理这3路NMI信号（每个核心一个）。

GIC与后续组件的接口：GIC处理后的中断去向主要有两个。一是将24个虚拟中断（每组8个）发送给对应核心的LIC（Group B部分）。二是将收集到的外部中断、DMA全局中断等，通过INT_OUT汇总输出，同时这些中断源也会被路由到各个核心的PIC进行进一步处理。GIC就像一个物流中心，对货物（中断）进行分拣，有的直接派送给专属快递员（LIC），有的则贴上标签送往中央调度站（PIC）。

2.2 本地中断控制器（LIC）：核心专属的中断加速器

如果说GIC是面向系统的，那么LIC就是彻头彻尾的“核心本位主义”者。每个SC140核心都拥有一个独立的LIC，直接挂载在核心的私有QBus上。它的设计初衷就是为了最大化中断服务例程（ISR）的性能。

LIC的工作原理与性能优势：

传统的中断处理中，CPU需要穿越可能比较慢的系统总线，去访问外设的状态寄存器以确认中断源。这个过程会产生数十甚至上百个时钟周期的延迟。LIC通过将多达64个中断源的状态寄存器“本地化”到核心的私有地址空间，彻底消除了这个瓶颈。LIC的输入分为Group A和Group B，各32路。

Group A：通常是全局中断，并行连接到所有四个核心的LIC。例如，四个TDM接口的所有收发错误、阈值事件中断（共24个），以及DMA全局中断和DMA错误中断。这意味着任何一个核心都可以处理这些全局事件，提供了灵活性。
Group B：则混合了全局和核心私有中断。例如，每个核心有自己专属的8个定时器中断、分配给该核心的特定DMA通道中断（核心0和1处理通道0-7，核心2处理通道8-15），以及从GIC路由过来的、专门针对该核心的8个虚拟中断。这种设计保证了核心对私有资源中断的快速独占访问。

LIC的三种中断检测模式是其精髓所在：

电平模式（Level Mode）：LIC的状态位直接同步反映输入信号的电平。适用于中断源本身就是多个子中断的“或”结果（即“线或”逻辑）的情况。在这种模式下，清除中断必须在产生中断的外设端进行，LIC只是被动反映。这里有个关键陷阱：在ISR中对外设状态寄存器执行清除操作后，必须等待这个“清零”信号传播通过LIC的同步器和PIC，核心才能安全退出中断。如果使用了写缓冲（Write Buffer），则必须在清除操作后执行一次该状态寄存器的读操作（读回），以确保写操作被真正刷新到总线上。否则，清除动作可能被延迟，导致ISR刚退出，LIC又检测到高电平，立刻再次触发中断，形成“假中断”死循环。
边沿模式（Edge Mode）：LIC在检测到输入信号的指定边沿（上升沿或下降沿）时，会锁存（Set）一个“粘滞”状态位，并保持直到ISR显式清除它。在此期间，后续的边沿会被忽略。这种模式最适合处理脉冲型中断请求，因为它能精确捕获事件发生的瞬间，且避免了电平模式下因信号毛刺或清除延迟导致的重复触发问题。手册特别强调，使用边沿模式是获得最快中断响应速度的关键，因为它能实现从外设到核心中断线的最快信号传播。
双沿模式（Dual Edge Mode）：这是边沿模式的增强版。当第一个边沿触发、状态位尚未被清除时，如果来了第二个有效边沿，LIC不仅会锁存主状态位，还会设置一个独立的“第二边沿错误状态位”。所有LIC输入的第二边沿错误状态会汇总产生一个单独的“第二边沿错误中断”（LICSEIRQ）输出到PIC。这个模式用于检测中断丢失，在需要严格保证每个事件都被处理的高可靠性系统中非常有用，例如通信协议处理中检测是否漏掉了数据包。

LIC的映射与优先级预解析：LIC的另一个强大功能是，可以将64个输入中的任何一个，通过一个2位的IMAP字段，映射到4个输出线（IRQOUTA[0-3]或IRQOUTB[0-3]）中的一条上。这4条线再连接到PIC的不同输入。这样，软件在初始化时，就可以根据中断的紧急程度，进行硬件级的优先级预分类。例如，将所有的TDM接收错误映射到IRQOUTA0（高优先级），将TDM阈值事件映射到IRQOUTA1（中优先级）。PIC会对IRQOUTA0和IRQOUTA1赋予不同的优先级，从而实现粗粒度硬件优先级。而在同一IRQOUT线上（即同一PIC优先级内）的多个中断，LIC配合SC140核心的CLB（Count Leading Bits）指令，可以实现快速的、基于位序的次级优先级裁决。

2.3 可编程中断控制器（PIC）：最终的仲裁者与向量生成器

PIC是中断到达核心前的最后一关。它直接与SC140核心的异常处理机制对接。PIC接收来自LIC的8条输出线（IRQOUTA[0-3]和IRQOUTB[0-3]）、来自GIC的INT_OUT、以及其他一些直接连接的中断源，总共24个IRQ输入和8个NMI输入。

PIC的核心职责：

优先级仲裁：每个IRQ输入都可以通过ELIRx（Edge/Level and Interrupt Priority Register）寄存器独立配置为边沿或电平触发模式，并分配一个0-7的优先级（0表示屏蔽）。PIC会持续监控所有已使能且未被屏蔽的IRQ输入，选择其中优先级最高的一个，将其优先级编码输出到核心的IPL[2:0]引脚上。
向量地址生成：这是PIC最关键的“自动化”功能。每个中断输入在PIC内部都有一个固定的6位向量号（VAB[5:0]）。当某个中断被仲裁为最高优先级后，PIC会利用核心的VBA（Vector Base Address）寄存器内容和这个向量号，自动计算出该中断服务程序（ISR）的入口地址。计算公式是：ISR入口地址 = (VBA[31:12] << 12) | (VAB[5:0] << 6)。这意味着，程序员只需要在内存中按规则放置ISR代码，PIC就能自动引导CPU跳转到正确的位置，无需软件进行耗时的查表操作。
与核心状态交互：SC140核心自身有中断屏蔽位I[2:0]。只有当PIC输出的IPL值大于当前核心的I[2:0]值时，核心才会响应该中断。这提供了第二层软件可编程的优先级屏蔽机制。

中断路由表解读：手册中的表17-8是整个中断系统的“路由总表”，必须烂熟于心。它定义了每个中断源（如IRQ0代表以太网环0接收事件，IRQ14代表LIC Group B的IRQOUTB0）对应的PIC向量号（VAB）和固定的地址偏移。例如，LIC Group A的第一个输出（IRQOUTA0）对应IRQ6，向量号为0x26，那么它的ISR地址就是VBA + 0x980。在编写启动代码时，我们需要根据这个表，在相应的内存地址上填写ISR的跳转指令或直接编写处理代码。

2.4 三层架构的协同工作流程

一个典型的中断从发生到被处理的完整流程如下：

事件发生：外部引脚电平变化、DMA传输完成、定时器到期等事件发生，产生中断信号。
GIC汇总：信号到达GIC。GIC根据配置进行边沿/电平检测，若该中断源被使能，则将其状态置位。如果是虚拟中断，则由核心写特定地址直接置位。
LIC本地化处理与映射：中断信号被路由到对应核心的LIC。LIC根据其配置的模式（边沿/电平）锁存状态。然后，根据IMAP设置，将该中断映射到IRQOUTA[x]或IRQOUTB[x]其中的一条输出线上。如果配置为双沿模式且发生二次触发，还会置位第二边沿错误标志。
PIC仲裁与向量生成：LIC的输出线作为IRQ输入连接到PIC。PIC检查所有IRQ输入的状态、优先级和屏蔽位。选出当前最高优先级的有效中断，计算其向量地址，并向核心发出IRQ请求和IPL优先级编码。
核心响应：SC140核心比较PIC送来的IPL与自身的I[2:0]屏蔽位。如果IPL更高，则核心保存现场，根据PIC提供的向量地址跳转到对应的ISR。
ISR处理与清除：ISR首先读取LIC中对应的状态寄存器（如LICAISR），与初始化时设置的位掩码进行“与”操作，快速定位是哪个具体的中断源。然后，使用CLB指令找出最高位（即最高优先级）进行处理。处理完毕后，必须按照中断源的类型进行正确清除：
- 对于边沿模式的外设中断：通常需要向外设的特定状态寄存器写入“1”来清除中断标志。
- 对于电平模式的外设中断：必须操作外设本身来撤销中断信号（如清空FIFO、清除错误状态），并务必注意等待信号传播和可能的写缓冲刷新。
- 对于虚拟中断：向GIC的VISR（Virtual Interrupt Status Register）对应位写“1”清除。
- 清除操作后，中断信号在GIC、LIC、PIC链路上的状态才会逐级撤销。

3. 关键配置详解与编程实战

理解了架构，下一步就是动手配置。这里我会结合手册中的寄存器描述，给出关键配置步骤和代码片段思路。

3.1 初始化流程与寄存器配置要点

系统上电后，中断系统处于未初始化状态，所有中断默认被屏蔽。一个完整的初始化流程如下：

第一步：配置PIC的向量基地址（VBA）这是首要任务。你需要决定中断向量表放在内存的哪个位置（通常是内部SRAM的起始或某个对齐的地址），然后将该地址的高20位写入SC140核心的VBA寄存器。例如，若向量表起始于0x00010000，则设置VBA = 0x00010000。

第二步：配置PIC的ELIRx寄存器这是为每个IRQ输入设置触发模式和优先级。例如，要将IRQ6（LIC Group A输出0）配置为高优先级（7）的边沿触发，需要找到IRQ6对应的ELIR寄存器位。根据手册，IRQ6对应ELIRA寄存器的某一位（具体位需查表）。假设IRQ6对应ELIRA[21:16]字段（这是一个假设，实际位域需参考手册详细定义），你需要这样设置：

// 假设 ELIRA 地址为 0xFFFF1234 // 优先级7 (0b111) ，边沿触发 (1)，使能 (1) // 格式可能为 [ENABLE][EDGE][PRIORITY] uint32_t config_value = (1 << 7) | (1 << 6) | (0x7 << 0); // 仅为示例，具体掩码需根据手册 *(volatile uint32_t *)0xFFFF1234 |= config_value;

关键点：必须仔细查阅手册中ELIRx寄存器的位域定义，每个IRQ占用几个bit，优先级、边沿/电平、使能的位具体在哪里。

第三步：配置LIC这是最复杂的一步，因为LIC涉及大量中断源。

设置中断模式：通过LICAICR和LICBICR寄存器，为Group A和Group B的每个中断源选择电平、边沿或双沿模式。对于脉冲型中断（如DMA完成、定时器），强烈推荐使用边沿模式以获得最佳性能。
设置中断映射：通过LICAICR和LICBICR中的IMAP字段（每中断源2位），将中断源映射到4条输出线之一。这是实现硬件优先级分组的关键。例如，将所有关键的“错误类”中断映射到IRQOUTA0，将“数据就绪类”中断映射到IRQOUTA1。
使能中断：在LICAIER和LICBIER寄存器中，将需要的中断源对应的位使能。
准备位掩码：这是利用CLB指令进行快速裁决的前提。在软件中，为每个PIC输入（即每个IRQOUTx）维护一个32位的掩码。当将一个LIC中断源映射到某个IRQOUTx时，就在该IRQOUTx对应的掩码中，将该中断源在LIC状态寄存器中的位位置置1。这个掩码将在ISR中用于过滤。

第四步：配置GIC

通过GCIER和GEIER寄存器，使能需要从GIC路由到PIC的中断源（如UART、外部IRQ[8-15]等）。
如果需要使用虚拟中断，了解其触发地址（VISR的写入地址）。

第五步：编写并放置中断服务程序（ISR）根据表17-8的中断路由，在内存中对应的偏移地址处编写ISR。例如，IRQ6的ISR必须放在VBA + 0x980处。每个ISR的入口空间是64字节。

3.2 一个高效的LIC中断服务程序模板

以下是一个处理LIC Group A中断（假设映射到IRQ6）的ISR伪代码示例，演示了如何使用CLB指令进行快速裁决：

; ISR for IRQ6 (LIC Group A, high priority group) ; 假设 VBA = 0x00010000， 所以此ISR位于 0x00010980 .org 0x980 ; 相对于VBA的偏移 IRQ6_ISR: ; 1. 保存现场 (这部分通常由硬件自动完成部分，软件需保存其他寄存器) push r0, r1, r2, r3 ... ; 保存需要用到的寄存器 ; 2. 读取LIC Group A状态寄存器 move.l #LIC_A_ISR_ADDR, r0 ; LICAISR的地址 move.l (r0), r1 ; r1 = 当前所有触发的Group A中断状态 ; 3. 应用预定义的位掩码，过滤出映射到本IRQ6的中断源 move.l #IRQ6_LIC_MASK, r2 ; 预先定义好的掩码，例如0x0000000F (表示只关心低4位的中断) and r1, r2, r3 ; r3 = 当前需要本ISR处理的中断状态 ; 4. 判断是否有中断需要处理 cmp #0, r3 jeq ISR_Exit ; 如果没有，直接退出（可能是虚假中断或已被其他ISR处理） ; 5. 使用CLB指令找到最高优先级中断（位索引） ISR_Loop: clb r3, r4 ; r4 = 前导零个数，31 - r4 = 最高位位置 sub #31, r4, r5 ; r5 = 最高位的位置 (31, 30, ... 0) neg r5 ; r5 = 位索引 (0, 1, 2, ... 31)，0为最高位 ; 6. 根据位索引(r5)跳转到具体的处理子程序 ; 可以使用跳转表 move.l #Jump_Table, r6 move.l [r6, r5*4], r7 ; 每个表项4字节 jsr (r7) ; 跳转到具体处理函数 ; 7. 清除已处理的中断状态位 ; 方法：向LIC状态寄存器的对应位写1清零（对于边沿模式），或操作外设（对于电平模式） move.l #(1 << r5), r8 ; 生成仅该位为1的掩码 move.l r8, (r0) ; 写LIC状态寄存器清零（假设该寄存器写1清零） ; 8. 清除PIC中的挂起位（通常读取PIC的IPRA寄存器即可，但需查手册确认） move.l #PIC_IPRA_ADDR, r9 move.l (r9), r10 ; 读操作可能清除挂起位，或需要特定写操作 ; 9. 检查是否还有未处理的中断（同一IRQ线上可能有多个中断同时发生） and r1, r2, r3 ; 重新读取并过滤状态 cmp #0, r3 jne ISR_Loop ; 如果还有，继续处理 ISR_Exit: ; 恢复现场 pop r3, r2, r1, r0 ... rte ; 从中断返回 ; 跳转表 Jump_Table: .long Handle_TDM0_RX_Error ; 位0 .long Handle_TDM0_RX_Second_Thresh ; 位1 .long Handle_TDM0_RX_First_Thresh ; 位2 .long Handle_TDM0_TX_Error ; 位3 ; ... 其他位的中断处理函数地址

3.3 GIC低功耗停止模式（Stop Mode）的进入与退出

在电池供电或对功耗敏感的应用中，GIC的低功耗模式非常有用。进入此模式需要满足两个条件：

由IPBus主控置位SCR[GIC_STC]位，请求GIC进入停止模式。
GCIER和GEIER寄存器中所有中断都被禁用（值为0）。

当GIC进入停止模式后：

常规中断（如UART、外部IRQ）的捕获被停止，INT_OUT信号被取消断言。
虚拟中断和虚拟NMI的生成仍然有效！这是关键点，意味着核心间通信在低功耗模式下依然可以进行。
大部分内部时钟被关闭以省电。

安全退出停止模式的步骤（必须严格遵守顺序）：

清除停止请求：在IPBus主控中清除SCR[GIC_STC]位。
清除所有挂起中断：向GISR寄存器写入0xFFFFFFFF。这一步至关重要，用于清空在停止模式下可能被锁存但未处理的旧中断状态，防止一退出就触发意外中断。
重新使能所需中断：根据需要，重新配置GCIER和GEIER寄存器。

重要提示：退出序列的第二步和第三步之间建议加入少量空操作（NOP）或延迟，确保GIC内部逻辑完全退出停止状态后再重新使能中断，避免出现不可预测的行为。

4. 实战经验、常见陷阱与调试技巧

在实际项目中使用MSC8113的中断系统，我踩过不少坑，也总结了一些让系统更稳定的技巧。

4.1 模式选择：电平 vs. 边沿

这是最容易出错的地方之一。

首选边沿模式：对于绝大多数外设产生的脉冲型中断（如DMA完成、定时器到点、数据就绪），务必配置为边沿模式。这能提供最快、最确定的中断响应，并从根本上避免因信号毛刺或清除延迟导致的重复中断问题。
何时用电平模式：仅当你的中断输入信号本身就是多个中断源的“线或”逻辑输出，或者外设硬件只能产生电平中断时，才使用电平模式。使用电平模式时，必须严格遵循“清除外设 -> 等待传播 -> 读回刷新 -> 退出ISR”的流程，否则假中断几乎必然发生。

4.2 中断清除：确保“干净”的退出

中断清除不当是导致系统“跑飞”或死锁的主要原因。

明确清除对象：分清中断标志是在LIC、GIC还是在外设本身。虚拟中断清VISR，LIC边沿中断清LICAISR/LICBISR，外设中断清外设状态寄存器。
注意写缓冲：当通过QBus写外设寄存器清除中断时，如果系统启用了写缓冲，该写操作可能不会立即到达外设。必须在写操作后，立即跟随一个对该状态寄存器的读操作，这个读操作会强制刷新写缓冲，确保清除动作生效。这是很多难以复现的随机性中断问题的根源。
LIC状态清除的副作用：直接写LIC状态寄存器清除位，可能会影响其他共享同一状态寄存器的中断源吗？不会，因为LIC状态寄存器通常是“写1清零”（W1C）的，写0无效。所以你可以安全地只清除你处理的那一位。

4.3 优先级设计策略

硬件优先级（PIC）：将最紧急、最不能延迟的中断（如硬件错误、关键时序事件）分配到PIC的高优先级IRQ输入上（通过LIC的IMAP映射实现）。
软件优先级（核心I位）：在ISR中，可以通过动态调整核心状态寄存器的I[2:0]位，来临时屏蔽特定优先级以下的中断，实现关键代码段的保护。
LIC内部的CLB优先级：映射到同一PIC输入（即同一硬件优先级）下的多个中断，其软件优先级由它们在LIC状态寄存器中的位位置决定（高位优先级高）。初始化时，应根据重要性合理安排中断源在LIC中的位序。

4.4 调试与排查技巧

中断不触发：
- 检查使能链：GIC (GEIER/GCIER) -> LIC (LICxIER) -> PIC (ELIRx 使能位) -> 核心 (I[2:0]屏蔽位)。这四层使能必须全部打开。
- 检查触发模式：确认外设产生的是边沿还是电平信号，与LIC/PIC的配置是否匹配。用示波器或逻辑分析仪抓取中断信号线是最直接的方法。
- 检查向量表：确认ISR代码是否正确烧录到了VBA + 偏移的地址。一个常见错误是链接脚本没安排好，导致ISR代码被其他数据覆盖。
中断重复触发或丢失：
- 大概率是清除问题：重点检查ISR中的清除序列。对于电平中断，确认外设信号是否在ISR清除操作后真的变低了。
- 检查双沿模式：如果使能了双沿模式，第一个中断未处理完就来了第二个，会触发第二边沿错误中断（LICSEIRQ）。如果你的ISR没处理这个错误中断，可能会表现为中断丢失。
- 虚拟中断的竞争条件：多个核心同时向同一个虚拟中断地址写入，可能因为总线仲裁导致写入延迟或丢失。必要时需使用软件锁机制进行同步。
性能优化：
- ISR尽量短小：只做最必要的现场保存、状态读取和标志设置。繁重的处理任务应交给后台循环或任务调度器。
- 利用CLB指令：对于同一PIC输入下的多个中断，使用CLB指令查找最高优先级中断，比软件循环查询效率高得多。
- 谨慎使用DI/EI指令：di指令会屏蔽所有可屏蔽中断，长时间关中断会导致实时性下降。尽量使用调整核心I位的方式来屏蔽特定优先级的中断，而不是全局关闭。

MSC8113的这套中断架构，初看复杂，但一旦理解其分层解耦的设计思想，就会发现在处理复杂、高密度中断场景时，它提供了无与伦比的灵活性和性能。掌握GIC的全局管理、LIC的本地加速和PIC的智能调度，是释放这款多核DSP芯片全部潜力的关键。在调试时，耐心地沿着“外设 -> GIC -> LIC -> PIC -> 核心”这条链路，逐级检查状态寄存器和使能位，大部分问题都能迎刃而解。