MC56F80xx DSC中eFlexPWM与ADC硬件同步采样技术详解

1. 项目概述与核心价值

在电机控制、数字电源、逆变器这些对实时性和精度要求极高的领域，工程师们每天都在和两个核心模块打交道：一个是负责输出控制信号的脉宽调制（PWM）发生器，另一个是负责采集反馈信号的模数转换器（ADC）。这两个模块的配合默契程度，直接决定了整个系统的性能上限。想象一下，你正在设计一个高速无刷电机驱动器，PWM以200kHz的频率驱动着功率管，而你需要精确测量流过电机的相电流来实施闭环控制。如果ADC的采样时刻是随机的，或者与PWM开关动作不同步，你采集到的电流值可能包含了开关噪声尖峰，或者是电感电流上升/下降过程中的某个瞬时值，而非一个周期内的有效平均值。这种“失配”的采样数据输入到控制算法中，轻则导致控制环路振荡、效率降低，重则直接引发系统不稳定甚至损坏硬件。

这就是为什么“PWM与ADC同步采样”不是一个可有可无的“高级功能”，而是高性能数字控制系统设计的基石。其核心目标，是让ADC的采样触发信号与PWM的开关周期在硬件层面上严格对齐，确保每次都在PWM波形的同一个“相位点”上进行采样，从而获得干净、一致、可重复的反馈数据。飞思卡尔（现为恩智浦）的MC56F80xx系列数字信号控制器（DSC）之所以在电机控制领域备受青睐，很大程度上得益于其集成的eFlexPWM（增强型柔性脉宽调制）模块和灵活的外设互连架构，为这种硬件级同步提供了优雅而强大的解决方案。

本文将深入剖析eFlexPWM实现高分辨率PWM生成的内部机制，并详细拆解如何利用MC56F80xx系列芯片内的Quad Timer（四路定时器）和Crossbar Switch（交叉开关）等外设，构建一个从PWM同步信号发出，到精确延时，最终触发ADC采样的完整硬件链路。我们将绕过枯燥的寄存器描述，直接从工程实践的角度，讲清楚“为什么要这么做”以及“具体怎么实现”，并分享在实际调试中积累的注意事项和避坑指南。无论你是正在评估芯片选型，还是已经上手调试却遇到了同步时序的难题，相信这篇内容都能给你带来直接的帮助。

2. eFlexPWM高分辨率生成机制深度解析

传统的PWM生成基于一个计数器和一个比较器。计数器以固定的时钟频率循环计数，比较器将计数器的当前值与一个预设的“比较值”进行对比。当计数值小于比较值时，输出高电平；大于或等于时，输出低电平（以边沿对齐模式为例）。通过改变比较值，就能调节输出脉冲的宽度，即占空比。这里的分辨率受限于计数器的时钟频率和计数周期（MODULO值）。例如，系统时钟60MHz，PWM频率要求20kHz，那么一个PWM周期内的时钟 ticks 数为 60MHz / 20kHz = 3000。这意味着占空比的最小调节步进是 1/3000，分辨率约为 11.55位（log2(3000)）。在很多对谐波抑制、噪音有严苛要求的应用里，这个分辨率可能不够，会产生可闻的音频噪声或导致转矩脉动。

2.1 纳米级边沿定位技术

eFlexPWM的“高分辨率”秘诀在于引入了“纳米级边沿定位”技术。它不仅仅依赖数字计数器的整数 tick，还在每个系统时钟周期内，集成了一个高精度的模拟延迟线（Analog Delay Block）。这个延迟线可以将PWM边沿的触发时刻，精细地调整到系统时钟周期内的任意一点。

让我们用一个简化的2位模拟延迟块来理解。假设系统时钟周期t_clk被这个延迟块细分为4个更小的时间单元（00, 01, 10, 11）。传统的PWM边沿只能发生在时钟的整数倍时刻（比如t=0,t=1*t_clk,t=2*t_clk...）。而有了这个延迟块，我们可以指定边沿发生在t=0 + 01、t=2*t_clk + 11这样的时刻。这就相当于将时间分辨率提升了4倍（对于2位延迟块）。在MC56F80xx中，这个延迟块的精度是5位，能将一个时钟周期细分为32份。以60MHz的PWM模块时钟为例，其周期约为16.67ns。经过5位细分后，理论上的时间分辨率可以达到 16.67ns / 32 ≈ 0.52ns，这等效于一个接近1.92GHz的虚拟时钟频率所带来的精度。这就是文档中提到的“5-bit nano-edge value”对应1.92 GHz等效时钟的由来。

注意：这里的“模拟延迟”并非完全模拟电路，它是一种混合信号技术，利用可调延迟单元来微调边沿。其精度会受到工艺、电压和温度的影响，数据手册通常会给出一个典型值和一个变化范围。在设计对绝对时序要求极高的应用时，需要留出足够的余量。

2.2 硬件累加器与无感切换

高分辨率带来了一个新的挑战：边沿位置的动态计算。每个PWM周期，上升沿和下降沿的位置都可能需要更新（例如在空间矢量调制SVPWM中）。如果这个包含5位纳米延迟值的21位（16位整数+5位小数）新边沿位置完全由软件计算并写入寄存器，在高速PWM下（如100kHz以上），CPU将不堪重负，且会引入不可预测的软件延迟抖动。

eFlexPWM的解决方案是内置一个21位的硬件累加器。用户只需要在PWM周期开始前，将期望的21位周期值（用于下一个周期）和比较值（用于下一个周期的边沿）写入对应的“影子寄存器”。在当前PWM周期结束时，硬件会自动将影子寄存器的值加载到工作寄存器，并且累加器会自动处理纳米延迟部分的进位。

这个过程是这样的：假设当前周期结束时的计数器余数（即纳米延迟部分未用完的“零头”）是010（二进制）。下一个你设定的周期整数部分是0100（4个t_clk），纳米延迟部分是10。硬件累加器会执行上次余数(010) + 新周期纳米部分(10) = 100。由于100超过了5位纳米延迟的最大表示范围（11111），这里发生了进位，100相当于整数1加纳米部分00。于是，实际的PWM周期就变成了整数部分(0100) + 进位(1) = 0101个t_clk，而纳米延迟部分从10变成了00。这个复杂的“整数+小数”的累加和进位操作完全由硬件在瞬间完成，对用户透明。用户视角非常简单：我设置了一个21位的目标值，PWM波形就以极高的精度和稳定性输出了，没有软件干预带来的时序抖动。

从编程模型上看，用户操作的是两个32位的寄存器：一个PWM Value Register（存放16位整数值）和一个PWM Fractional Value Register（存放5位纳米延迟值）。在启用高分辨率模式后，硬件会将这21位作为一个整体来处理。对于高频PWM，其周期值本身可能很小（比如200kHz对应300个 ticks，小于9位），但通过纳米延迟技术，我们仍然能在每个时钟周期内实现32级微调，极大地平滑了输出波形，降低了谐波分量。

3. ADC同步采样的必要性与实现挑战

PWM生成得再精确，如果不知道控制对象的状态，那也是“盲人骑瞎马”。在电机控制中，最关键的反馈量之一是相电流。通常采用电阻采样方案，在电机驱动桥的下臂串联采样电阻。然而，由于功率管开关动作和死区时间的存在，电流采样窗口非常有限且关键。

3.1 为何必须同步采样？

观察一个典型的三相逆变器下桥臂采样场景。当你想采样A相电流时，必须确保A相的下桥臂MOSFET（或IGBT）是导通的，电流流过采样电阻。同时，另外两相的状态必须保证采样电阻上的电压仅反映A相电流，而不被其他相干扰。这通常发生在PWM矢量的“零矢量”或某个特定有效矢量作用期间，此时被测相下管导通，且电流已趋于稳定（避开开关瞬态）。

如果ADC采样由软件定时器随机触发，你可能会采到：

1. 开关噪声尖峰：功率管开通或关断瞬间的巨大dv/dt和di/dt会通过寄生参数耦合进采样电路。
2. 电流纹波的非代表性点：电感电流在PWM周期内是锯齿波，采到波峰或波谷会严重歪曲平均值。
3. 死区时间内的不确定状态：在死区时间内，上下桥臂都关断，电流通过续流二极管流动，采样电阻上可能没有有效电压。

异步采样引入的噪声和偏差，会直接作为反馈进入电流环PI调节器，导致控制器产生错误的调制指令，引发电流波形畸变、电机噪音、转矩脉动，甚至环路振荡。

同步采样的核心思想，就是让ADC的采样保持（S&H）电路，在PWM周期内一个“安全且稳定”的时刻精准打开。这个时刻通常位于PWM脉冲的中点附近，并远离开关边沿和死区时间。通过硬件联动，确保这个时刻与PWM计数器有固定的、可重复的相位关系。

3.2 同步链路的构建思路

实现硬件同步，需要一个触发源、一个可编程延时器和一个触发目标。

1. 触发源：eFlexPWM模块可以生成一个同步信号（SYNC），通常在每个PWM周期开始时（计数器归零）或特定时刻产生一个脉冲。
2. 可编程延时器：我们需要一个高精度的定时器，在收到SYNC脉冲后，经过一个精确配置的延时，再产生一个输出脉冲。这个延时就是为了将采样点“移动”到PWM周期内的安全窗口。Quad Timer正是扮演这个角色的理想外设。
3. 触发目标：延时后的脉冲直接连接到ADC模块的硬件触发输入引脚，启动一次或一系列ADC转换。

MC56F80xx系列芯片通过内部信号路由网络，将这三个部分连接起来，无需外部连线，实现了高度集成和低抖动的同步。

4. 基于Quad Timer的精确延时触发设计

Quad Timer是一个极其灵活的多功能定时器模块，每个通道都有独立的计数器、比较器、输入捕获和输出比较功能。在ADC同步触发应用中，我们主要利用其“触发计数模式”或“单次模式”。

4.1 定时器工作模式选择与配置

以MC56F80xx系列中常见的配置为例：使用Quad Timer的通道3（TMR3）作为延时发生器。

• 时钟源：选择系统时钟（IPBus Clock）作为主计数时钟，确保延时基准准确。
• 触发输入：将eFlexPWM产生的SYNC信号连接到TMR3的次级输入（Secondary Input）。这个连接通常需要通过芯片的IO多路复用器或交叉开关进行配置。
• 工作模式：设置为“触发计数模式”。在此模式下，定时器平时停止。当其次级输入（即PWM SYNC）检测到一个有效的边沿（如上升沿）时，定时器开始从预设的初值向上或向下计数。
• 输出逻辑：配置输出比较功能。当定时器计数到某个比较值（TMRCMP1）时，其输出引脚（OFLAG）会产生一个跳变（例如从低变高）。这个跳变信号就是我们需要的、经过延时的ADC触发信号。
• 复位机制：配置为在比较匹配时，定时器自动重新加载初始值并停止，等待下一个SYNC触发。这样就实现了每个PWM周期一次、延时固定的触发。

关键参数计算： 假设系统时钟Fsys = 60 MHz，周期Tsys ≈ 16.67 ns。 我们希望ADC采样点位于PWM周期开始后T_delay = 5 μs的位置。 那么，定时器需要计数的 ticks 数为：N = T_delay / Tsys = 5 μs / 16.67 ns ≈ 300。 我们将TMR3的计数初值设为0，比较寄存器TMRCMP1设为300。当PWM SYNC上升沿到来，TMR3开始从0计数，计到300时正好过去5μs，此时输出触发信号。

4.2 与ADC模块的硬件连接

在MC56F80xx上，ADC模块通常有专门的硬件同步输入引脚，如ADC_SYNC0或ADC_TRIG0。我们需要将Quad Timer通道3的输出（OFLAG）通过芯片内部互联，路由到这个ADC同步输入引脚上。

对于MC56F800x等早期型号，芯片内部有固定的信号路由矩阵。你需要查阅数据手册的“信号多路复用”章节，找到TMR3_CH3的输出信号名（例如TMR3_OUT），以及它能否被连接到ADC_SYNC0。这通常是通过配置某个IO控制寄存器的特定位来实现的。

对于MC56F824x/5x等集成Crossbar Switch的型号，连接更加灵活。Crossbar就像一个可编程的内部连接板，你可以将几乎任何内部外设的信号（如PWM的OUT_TRIGx、Timer的输出）连接到几乎任何其他外设的输入（如ADC的触发输入）。这需要通过配置Crossbar的映射寄存器来实现。

配置步骤简述：

1. 使能Crossbar模块时钟。
2. 在Crossbar映射表中，找到目标ADC触发输入（例如ADC_TRIG0_IN）对应的多路选择器（MUX）。
3. 将该MUX的选择位（SEL）设置为源信号（例如TMR3_OUT）的编号。
4. 使能该MUX的输出。

这样，硬件通路就建立好了。PWM SYNC -> Quad Timer延时 -> ADC Trigger 的整个链条完全由硬件自动执行，不占用CPU资源，且抖动极小（通常在纳秒级）。

5. 完整同步链路配置与实操流程

下面我们以一个具体的场景为例，配置一个完整的eFlexPWM生成、Quad Timer延时、ADC同步采样的流程。假设使用MC56F8245芯片，控制一个三相永磁同步电机（PMSM），PWM频率为20kHz，希望在PWM周期中心点（25μs周期的一半，即12.5μs后）采样两相电流。

5.1 eFlexPWM模块初始化

首先配置eFlexPWM子模块0（SM0）产生中心对齐的PWM，用于驱动三相全桥。

// 1. 使能PWM模块时钟 SIM->SCGC2 |= SIM_SCGC2_EPWM_MASK; // 2. 配置PWM子模块0 (SM0) PWM->SM[0].CTRL2 = PWM_CTRL2_CLK_SEL(0) // 选择IPBus时钟 | PWM_CTRL2_FORCE_SEL(0) // 强制输出控制 | PWM_CTRL2_INIT_SEL(0); // 初始输出值 PWM->SM[0].CTRL = PWM_CTRL_HALF (1) // 中心对齐模式 | PWM_CTRL_PRSC(0); // 预分频器，1分频 (假设时钟60MHz) // 3. 设置PWM频率和死区 uint16_t pwm_period_ticks = (SYSTEM_CLOCK_HZ / PWM_FREQ_HZ) / 2; // 中心对齐需除以2 PWM->SM[0].INIT = 0; // 计数器初始值 PWM->SM[0].VAL0 = 0; // 计数器重载值（等于INIT，中心对齐时） PWM->SM[0].VAL1 = pwm_period_ticks; // 计数器模值，决定半周期点数 PWM->SM[0].VAL2 = pwm_period_ticks / 2; // 占空比比较值A (初始50%) PWM->SM[0].VAL3 = pwm_period_ticks / 2; // 占空比比较值B (初始50%) PWM->SM[0].VAL4 = pwm_period_ticks; // 占空比比较值X PWM->SM[0].DTCNT0 = DEADTIME_TICKS; // 死区时间计数值 PWM->SM[0].DTCNT1 = DEADTIME_TICKS; // 4. 配置输出和故障保护 PWM->OUTEN |= PWM_OUTEN_PWMA_EN(1 << 0) | PWM_OUTEN_PWMB_EN(1 << 0); // 使能SM0的A、B通道输出 PWM->MASK = 0; // 输出不屏蔽 PWM->SWCOUT = 0; // 软件控制输出关闭 PWM->DISMAP = 0; // 故障映射 // 5. 使能PWM同步输出（SYNC）信号 // 假设我们希望在每个PWM周期开始时（计数器为INIT值时）发出SYNC脉冲 PWM->SM[0].CTRL2 |= PWM_CTRL2_SYNCSEL(0x4); // 选择当计数器等于INIT时生成SYNC PWM->SM[0].CTRL2 |= PWM_CTRL2_SYNCEN_MASK; // 使能SYNC信号生成 // SYNC信号需要通过IO多路复用器或Crossbar路由到外部或内部其他外设，这里假设它已内部连接到Crossbar的某个输入源。

5.2 Quad Timer延时触发配置

接下来配置Quad Timer通道3，使其在收到PWM SYNC后延时12.5μs，产生一个脉冲触发ADC。

// 1. 使能Quad Timer模块时钟 SIM->SCGC2 |= SIM_SCGC2_TMRB_MASK; // 假设使用TMRB模块 // 2. 配置TMRB通道3 (CH3) 的输入路由 // 首先，需要将PWM的SYNC信号连接到TMRB_CH3的次级输入。 // 这通常通过Crossbar或PORT多路复用器配置。假设通过Crossbar： XBARA->SEL0 = (XBARA->SEL0 & ~XBARA_SEL0_SEL7_MASK) | XBARA_SEL0_SEL7(0xXX); // 将Crossbar输入源0xXX（对应PWM_SYNC）连接到输出7（对应TMRB_CH3_SEC_INPUT）。具体数值需查数据手册映射表。 // 3. 配置TMRB_CH3工作模式 TMRB->CH[3].CTRL = 0; // 先清零 TMRB->CH[3].CTRL = TMR_CTRL_CM(0x3) // 触发计数模式：次级输入上升沿触发计数 | TMR_CTRL_PCS(0x8) // 主计数时钟源：IPBus Clock / 1 (60MHz) | TMR_CTRL_SCS(0x1) // 次级输入源：次级输入引脚（已路由PWM SYNC） | TMR_CTRL_ONCE(1) // 计数一次后停止 | TMR_CTRL_LENGTH(1) // 计数直到比较匹配 | TMR_CTRL_DIR(1); // 向上计数 // 4. 计算并设置延时值 // 延时 T_delay = 12.5 us // 时钟周期 T_clk = 1/60MHz ≈ 16.67 ns // 所需计数值 N = 12.5us / 16.67ns ≈ 750 uint16_t delay_ticks = 750; TMRB->CH[3].LOAD = 0; // 触发后从0开始计数 TMRB->CH[3].COMP1 = delay_ticks; // 比较值1，决定延时长度 // 5. 配置输出模式 // 我们希望比较匹配时产生一个上升沿脉冲作为ADC触发信号 TMRB->CH[3].CSCTRL &= ~TMR_CSCTRL_CL1_MASK; TMRB->CH[3].CSCTRL |= TMR_CSCTRL_CL1(0x1); // 比较匹配时，输出强制为高 TMRB->CH[3].CSCTRL |= TMR_CSCTRL_TCF1EN_MASK; // 使能比较1中断（可选，用于调试） // 6. 将TMRB_CH3的输出路由到ADC触发输入 // 再次通过Crossbar，将TMRB_CH3的输出连接到ADC的硬件触发源，例如ADC_TRIG0。 XBARA->SEL1 = (XBARA->SEL1 & ~XBARA_SEL1_SEL14_MASK) | XBARA_SEL1_SEL14(0xYY); // 将Crossbar输入源0xYY（对应TMRB_CH3_OUT）连接到输出14（对应ADC_TRIG0）。具体数值需查数据手册。

5.3 ADC模块同步触发配置

最后，配置ADC模块，使其等待硬件触发，并在触发后对指定通道进行转换。

// 1. 使能ADC模块时钟 SIM->SCGC2 |= SIM_SCGC2_ADC1_MASK; // 假设使用ADC1 // 2. 配置ADC基本参数 ADC1->CFG1 = ADC_CFG1_ADICLK(0) // 选择IPBus Clock作为转换时钟 | ADC_CFG1_MODE(0) // 12位单端模式 | ADC_CFG1_ADLSMP(0) // 短采样时间 | ADC_CFG1_ADIV(0); // 时钟分频，1分频 ADC1->CFG2 = ADC_CFG2_MUXSEL(0) // 选择a通道多路器 | ADC_CFG2_ADHSC(0); // 高速转换配置 // 3. 配置硬件触发和扫描序列 ADC1->SC2 = ADC_SC2_ADTRG(1) // 启用硬件触发转换 | ADC_SC2_REFSEL(0); // 参考电压选择 ADC1->SC3 = ADC_SC3_ADCO(0) // 单次转换 | ADC_SC3_AVGE(0); // 不启用硬件平均 // 4. 配置采样通道和触发源 // 假设采样通道为AD5和AD6（对应两相电流传感器） ADC1->SC1[0] = ADC_SC1_ADCH(5) // 设置通道5为序列第一个转换 | ADC_SC1_AIEN(1); // 使能转换完成中断 // 注意：对于多通道顺序转换，需要配置SC1[1], SC1[2]...等，这里以单通道为例简化。 // 5. 配置ADC的硬件触发输入选择 // 在MC56F8245上，ADC的硬件触发源选择可能通过单独的寄存器或Crossbar完成。 // 假设我们已经通过Crossbar将TMRB_CH3_OUT连接到了ADC_TRIG0。 // 还需要在ADC模块内选择使用哪个触发输入。 ADC1->SC2 |= ADC_SC2_ADTRGSEL(0); // 选择触发源为ADTRG0（即我们连接的ADC_TRIG0）

至此，一个完整的硬件同步链路就配置完成了。当PWM开始运行后，每个周期都会自动触发一次精确延时的ADC采样，CPU只需在ADC转换完成中断中读取结果并进行控制算法计算即可。

6. 高级话题：多通道交错采样与窗口比较器应用

在实际的电机控制中，为了获得更平滑的电流反馈或实现更复杂的保护功能，同步采样技术还可以进一步扩展。

6.1 利用多ADC模块或序列实现交错采样

在一些高性能DSC中，可能包含两个独立的ADC模块（ADCA和ADCB）。我们可以利用Quad Timer的多个通道，或者一个通道产生多个相位不同的触发脉冲，来分别触发两个ADC，实现对同一信号在不同时间点的交错采样，或者同时采样多路信号（如三相电流中的两相）。

例如，配置TMRB_CH3在PWM SYNC后延时T_delay触发ADCA，同时配置TMRB_CH2在延时T_delay + T_offset后触发ADCB。这样可以在一个PWM周期内获得两个采样点，用于估算电流变化率（di/dt），这对无传感器控制算法很有价值。

6.2 结合窗口比较器实现实时硬件保护

除了用于控制反馈，同步采样还可以与芯片内部的模拟比较器结合，实现高速硬件保护。例如，将电流采样信号同时送入ADC和一个高速比较器（HSCMP）。比较器的参考电压设置为过流阈值。ADC依然用于正常的控制环路采样。而比较器的输出可以直接连接到PWM模块的故障输入（FAULT）。

我们可以配置PWM的故障保护逻辑，当比较器输出指示过流时，硬件会立即强制PWM输出进入安全状态（如全部拉低），这个反应速度远快于软件中断处理。为了确保比较器在正确的时刻进行判断（避免开关噪声误触发），可以利用可编程延迟块（在MC56F800x中）或另一个Quad Timer，生成一个与PWM同步的“窗口”信号，只在这个安全的“窗口”期内使能比较器输出，从而实现带窗口的过流保护，兼具速度和抗干扰性。

7. 调试技巧与常见问题排查

即使按照手册配置，同步采样系统也可能出现问题。以下是一些常见的坑点和调试方法：

1. 没有ADC触发信号？

   • 检查信号通路：这是最常见的问题。使用示波器或芯片的GPIO功能，将PWM SYNC信号、Quad Timer输出信号、ADC触发输入信号分别引出到测试点。确认PWM SYNC是否产生，Quad Timer是否在SYNC后正确启动并输出脉冲，该脉冲是否到达ADC的触发引脚。
   • 验证Crossbar/多路复用器配置：仔细核对数据手册的“Signal Multiplexing”表格，确保源信号和目标信号的路由配置正确，并且相关引脚的复用功能已使能（PORTx_PCRn寄存器的MUX字段）。
   • 检查外设时钟：确认PWM、Quad Timer、ADC、Crossbar等所有相关模块的时钟门控（SCGCx寄存器）都已使能。

2. ADC采样点位置不对或抖动大？

   • 校准延时值：计算出的delay_ticks是理论值。实际系统中，从SYNC信号产生，经过内部路径到达Timer，Timer计数到输出，再路由到ADC，可能存在几个时钟周期的固定延迟。需要通过示波器观察实际PWM波形和ADC采样时刻（可以通过在采样时刻触发一个GPIO翻转来标记），微调COMP1的值进行补偿。
   • 检查时钟一致性：确保PWM、Quad Timer、ADC都使用同源且稳定的时钟（如IPBus Clock）。如果使用分频时钟，注意分频比是否一致。
   • 规避噪声敏感期：确保你设置的延时，让采样点远离PWM开关边沿（通常至少留出200-500ns的余量）和死区时间。

3. ADC转换结果不稳定？

   • 硬件布局与滤波：同步采样解决了时序问题，但模拟信号质量同样关键。确保采样电阻的走线尽可能短且对称，使用差分采样和RC低通滤波（截止频率需远高于PWM频率但高于信号带宽）。在ADC输入引脚就近放置去耦电容。
   • 采样时间不足：如果被测信号源阻抗较大，需要给ADC的采样保持电容足够的充电时间。增加ADC配置中的采样时间（ADLSMP和ADSTS字段）。
   • 电源噪声：电机驱动是大功率开关场景，会对电源产生噪声。确保模拟部分（ADC、比较器、参考电压）的电源与数字电源、功率电源良好隔离，并使用磁珠和滤波电容。

4. 高分辨率PWM波形有毛刺或抖动？

   • 检查纳米延迟校准：部分芯片可能需要运行内部校准例程来校准模拟延迟线，以补偿PVT（工艺、电压、温度）变化。查阅芯片勘误表和应用笔记，看是否有相关要求。
   • 寄存器写入时机：更新PWM占空比（VAL2/VAL3）或周期（VAL1）时，最好在PWM计数器为0（或安全点）时写入影子寄存器，以避免写入时计数器正在读取而导致的半周期波形异常。可以利用PWM的加载点（LOAD）或同步点（SYNC）中断来实现安全更新。

调试这类硬实时系统，一个多通道数字示波器是必不可少的。同时触发捕获PWM驱动信号、同步信号、ADC触发信号以及一个由软件在ADC中断中拉高的GPIO信号，可以非常直观地看到整个时序链路的对齐情况，是定位问题最有效的手段。