SPI双缓冲机制与错误处理：提升嵌入式通信效率与可靠性

1. SPI双缓冲传输机制深度解析

在嵌入式系统里，SPI（Serial Peripheral Interface）通信的效率和可靠性，很大程度上取决于其内部数据搬运机制的设计。很多初学者接触SPI时，只关心“发一个字节，收一个字节”的简单流程，但一旦涉及到高速、连续的数据流，比如驱动TFT屏幕、读写SD卡或者与高速ADC/DAC通信，单缓冲设计的短板就会立刻暴露出来——你必须等上一个字节完全发送出去，才能写入下一个字节，这中间CPU要么干等，要么频繁查询状态标志，效率极低。

MC68HC908GZ系列微控制器里的SPI模块，其核心优势之一就是采用了双缓冲传输设计。这名字听起来有点玄乎，其实原理很直观。你可以把它想象成一家快餐店的前台和后厨。发送数据寄存器（Transmit Data Register, SPDR）就是前台，负责接收顾客（CPU）的点单（要发送的数据）。移位寄存器（Shift Register）就是后厨，它按照固定的节奏（SPI时钟）把做好的餐品（数据位）通过MOSI线送出去。在单缓冲设计里，前台和后厨是同一个地方，顾客点完单必须等后厨做完并送出这份餐，才能点下一单，中间必然有空档。

而双缓冲设计，在前台和后厨之间加了一个传输数据缓冲区（Transmit Data Buffer）。这个缓冲区就是那个“双”字的精髓。当后厨（移位寄存器）正在忙活着往外送当前字节（比如Byte 1）的每一位时，前台（SPDR）已经可以接收下一个字节（Byte 2）了，并把它暂存在这个缓冲区里。一旦后厨送完Byte 1的最后一位，缓冲区里的Byte 2会立刻被自动加载到移位寄存器中，开始下一轮发送。这个过程几乎是“无缝衔接”的。

这个机制的核心状态标志就是SPTE（SPI Transmitter Empty）。当SPTE位为1时，就表明“前台收银台空闲，可以接受新订单”，也就是传输数据缓冲区是空的，CPU可以安全地向SPDR写入下一个要发送的字节。写入操作会清空SPTE位，表示“订单已接收，正在处理”。当缓冲区里的数据被搬运到移位寄存器后，SPTE位会再次被硬件自动置1，发出“可以写下一个数据了”的信号。

1.1 双缓冲的时序与“背靠背”传输

理解了双缓冲的静态结构，我们再看它的动态过程，也就是时序图。芯片手册里的图16-9非常经典，它描绘了在CPHA:CPOL = 1:0模式下，连续发送三个字节（Byte 1, 2, 3）的完整过程。我们结合这张图，把CPU、SPTE标志以及数据流之间的关系捋清楚：

1. 初始状态：SPTE=1，移位寄存器空闲。CPU写入Byte 1到SPDR。这个动作会清除SPTE位（图中点1）。此时，Byte 1实际上被放入了传输数据缓冲区。
2. 启动传输：SPI模块开始工作，Byte 1从缓冲区被加载到移位寄存器，并通过MOSI线，在SPSCK时钟的同步下，一位一位地移出。就在Byte 1被加载进移位寄存器的同时，SPTE位被重新置1（图中点2）。这意味着，尽管Byte 1还在发送过程中，CPU已经可以写入Byte 2了！
3. 连续写入：CPU在点3处写入Byte 2到SPDR，再次清除SPTE。此时，Byte 2就排队在了缓冲区里，等待上位。
4. 无缝切换：当Byte 1的最后一位（LSB）移出后，移位寄存器瞬间变空。缓冲区里的Byte 2被立即加载到移位寄存器，开始发送。同时，SPTE再次置1（点4）。CPU紧接着在点5写入Byte 3。
5. 接收端同步：在发送的同时，MISO线上的数据也被移入接收端的移位寄存器。当一个字节接收完成，它会从移位寄存器转移到接收数据寄存器，并设置SPRF（SPI Receiver Full）标志（点6，9）。CPU通过先读状态寄存器（SPSCR）再读数据寄存器（SPDR）来读取数据并清除SPRF标志（点7，10，12）。

这个过程就是所谓的“背靠背（Back-to-Back）”传输。对于主设备来说，它几乎可以连续不断地写入数据，SPI时钟不会在两个字节之间产生不必要的空闲周期，从而最大限度地利用了总线带宽。对于从设备而言，它也无需在两次传输之间精确计算时间窗口来写入数据，因为主设备的数据流是连续的。

注意：这里有一个非常关键的细节。手册中强调：“Write to the transmit data register only when SPTE is high.” 这是铁律。如果在SPTE为0（缓冲区满）时强行写入SPDR，新数据会覆盖缓冲区中尚未被加载的待发送数据，导致通信错误。在编程时，必须采用查询SPTE标志或使能发送中断（SPTIE）的方式来确保写入时机正确。

1.2 双缓冲机制的设计考量与优势

为什么这种设计是优秀的？我们可以从几个方面来看：

• 提升CPU效率：CPU无需轮询或等待整个字节发送完毕。它只需要在SPTE有效时写入数据，然后就可以去处理其他任务，由SPI模块的硬件自动完成数据的搬运和串行化输出。这极大地减少了CPU的占用率，在复杂的多任务系统中优势明显。
• 实现流式数据传输：对于需要发送数据块（如显示缓冲区、音频采样数组）的应用，双缓冲使得数据流可以平滑、不间断地输出。你可以采用DMA（直接存储器访问）进一步解放CPU，让DMA控制器在SPTE有效时自动从内存搬运数据到SPDR，实现“无人值守”的高速通信。
• 简化从设备设计：在单缓冲系统中，从设备必须在主设备两个字节传输的间隙，精确地将自己的响应数据写入其SPDR，时间窗口很紧张。而在双缓冲系统中，从设备可以在收到主设备命令后，有相对充裕的时间准备数据并写入自己的缓冲区，由硬件在下一个传输周期自动送出。

当然，双缓冲也并非没有代价。它增加了一级寄存器，意味着芯片的硅片面积和逻辑会稍微复杂一点。但对于现代微控制器而言，这点开销带来的性能提升是绝对值得的。它代表了嵌入式外设设计从“简单功能实现”到“高效系统协同”的演进思路。

2. SPI错误处理机制：溢出与模式故障

通信系统光有速度不够，鲁棒性同样关键。SPI协议本身没有硬件级的错误校验（如奇偶校验），但其模块内部设计了两道重要的“安全阀”来防止严重错误的发生或扩大：溢出错误（OVRF）和模式故障错误（MODF）。处理不好这两个错误，轻则数据丢失，重则可能损坏硬件。

2.1 溢出错误（OVRF）：数据丢失的警报

溢出错误是SPI接收端最容易遇到的问题，其本质是消费跟不上生产。想象一下传送带：移位寄存器是装货口，接收数据寄存器是卸货筐。当一个新的货物（字节）在装货口准备完毕（移位完成），需要转移到卸货筐时，如果发现卸货筐还是满的（上一个货物没被取走），就会发生“溢出”。

具体来说，OVRF标志在以下情况被置位：当下一次传输的第7个SPSCK时钟周期中点（即Bit 1的捕获选通时刻，见图16-5, 16-7），接收数据寄存器（SPDR）里的数据仍然没有被CPU读取（即SPRF标志仍为1）。此时，新接收到的字节无法从移位寄存器转移到接收数据寄存器，它会被直接丢弃。而之前那个未被读取的字节，仍然安全地待在接收数据寄存器里，可以被读取。

OVRF的清除有固定流程：必须先读取SPSCR寄存器（此时OVRF=1），再读取SPDR寄存器。这个两步操作是硬件的互锁设计，确保软件确实“意识到”了溢出并处理了残留数据。

实操心得：OVRF一旦发生，就意味着至少丢失了一个字节的数据。在要求数据完整性的应用中（如传感器数据采集、文件传输），这可能是灾难性的。因此，使能溢出错误中断（通过设置ERRIE位）是强烈推荐的做法。让硬件在溢出发生时立即打断CPU，而不是让CPU通过轮询去“猜”有没有溢出，能最大程度地减少连续数据丢失的风险。

手册中的图16-10展示了一个非常经典的“漏检溢出”场景，我称之为“SPI编程的经典陷阱”：

1. 中断服务程序（ISR）响应SPRF中断，读取SPSCR（看到SPRF=1），然后读取SPDR取走数据，清除了SPRF。
2. 然而，就在读取SPSCR和读取SPDR这两条指令执行的极短间隙内，如果下一个字节接收完成，它试图设置SPRF，但发现SPRF刚被读走但还没彻底清除（硬件状态可能处于一个中间态），于是硬件直接置位OVRF，并丢弃这个新字节。
3. CPU接着读SPDR，清除了SPRF，但对OVRF一无所知。由于OVRF未被清除，后续接收完成的字节都无法再设置SPRF（见图，Byte 4无法设置SPRF）。结果是，CPU再也收不到SPRF中断，数据在静默中持续丢失，直到某次偶然检查状态寄存器才发现OVRF早已亮起红灯。

如何避免？手册给出了两种方案：

1. 最佳实践：直接设置ERRIE位，使能OVRF中断。让硬件在溢出发生时立即产生中断，在中断服务程序里统一处理SPRF和OVRF。
2. 备选方案：如果不使能OVRF中断，那么在SPRF中断服务程序中，完成“读SPSCR -> 读SPDR”的标准清除流程后，必须再读一次SPSCR，检查OVRF是否被置位。如果OVRF=1，则按流程清除它（读SPSCR -> 读SPDR）。这个过程如图16-11所示。虽然多了一次读操作，但保证了安全性。

2.2 模式故障错误（MODF）：硬件冲突的保险丝

模式故障错误是针对SPI多主模式或主从切换场景的一种保护机制，目的是防止多个设备同时驱动总线（MOSI, MISO, SPSCK）造成短路或信号冲突，从而损坏IO口。

其触发条件与SPI的主从模式（SPMSTR位）及SS引脚的电平状态是否一致有关：

• 对于配置为主模式的SPI（SPMSTR=1）：如果其SS引脚被拉低（通常意味着总线上有另一个设备认为自己是主设备，并试图选中本设备为从机），且MODFEN位被置1（使能模式故障检测），则MODF标志置位。
• 对于配置为从模式的SPI（SPMSTR=0）：如果在一次传输过程中（具体起止定义取决于CPHA），其SS引脚被拉高（主设备意外取消选择），且MODFEN=1，则MODF标志置位。

一旦主设备发生MODF，硬件会自动执行一系列严厉的纠错操作：

1. 如果ERRIE=1，产生SPI接收/错误中断。
2. 清除SPE位，直接禁用SPI模块。这是最关键的一步，立刻让本设备的SPI引脚停止输出，避免总线冲突。
3. 设置SPTE位。
4. 清零SPI状态计数器。
5. 共享IO口的数据方向寄存器重新控制端口驱动器。

简单说，主设备一旦检测到“有人想让我当从机”，它立刻“罢工”（禁用SPI输出），把引脚控制权交还给GPIO，从而从物理上断绝了冲突的可能。从设备的MODF不会禁用SPI，但会通过中断通知CPU“我被意外取消了”，软件可以据此决定是重试还是报错。

MODF的清除流程与OVRF不同：需要先读取SPSCR（此时MODF=1），然后写入SPCR寄存器（写任何值均可）。这个“读状态寄存器再写控制寄存器”的流程，确保了软件是主动确认并处理了该故障。

注意事项：MODFEN位的使用需要谨慎。在单一主从结构的系统中，如果主设备的SS引脚未被使用，建议将主设备的MODFEN位清零，这样SS引脚可作为普通GPIO使用，且避免了因噪声干扰导致SS引脚被意外拉低而触发MODF，造成通信中断。在有多主竞争可能的系统中（不常见），则必须设置MODFEN，并设计软件仲裁逻辑。

3. SPI中断系统的协同与配置

状态标志（SPTE, SPRF, OVRF, MODF）是SPI模块与CPU通信的“信使”，而中断系统则是这些信使的“加急通道”。合理配置中断，是构建高效、可靠SPI通信程序的核心。

3.1 中断源与使能位的矩阵关系

MC68HC908GZ的SPI中断逻辑清晰但略有耦合，可以通过下面的表格来理解：

这里有几个关键点：

1. 两条独立中断线：SPTE引发“发送中断”，SPRF、OVRF、MODF共享“接收/错误中断”这条线。这意味着，你的接收中断服务程序（ISR）必须首先检查SPSCR寄存器，区分是正常数据收到（SPRF），还是发生了错误（OVRF或MODF），并分别处理。
2. 使能位的层级关系：SPTE中断需要SPTIE和SPE同时有效，这很合理，SPI都没开启，何来发送空闲？SPRF中断只需要SPRIE，即使SPE=0，如果移位寄存器里还有残留数据被转移到接收寄存器，也能产生中断，这有利于彻底清空缓冲区。错误中断（OVRF/MODF）则由ERRIE统一管理。
3. MODF的特殊性：MODF标志能否被设置，还受MODFEN位控制。如果MODFEN=0，即使SS引脚电平出现异常，MODF标志也不会置1，自然也不会触发中断。这给了软件更大的灵活性。

3.2 中断服务程序（ISR）的设计范式

一个健壮的SPI中断服务程序，尤其是接收/错误中断服务程序，应该遵循固定的检查和处理流程。下面我给出一个基于查询方式的处理框架，在实际项目中，你需要根据使用的是查询还是中断，以及具体芯片的中断向量表来调整入口。

// 假设这是SPI接收/错误中断服务例程的伪代码逻辑 void SPI_RecvError_ISR(void) { uint8_t status = SPSCR; // 读取状态寄存器，这是清除某些标志的第一步 // 1. 首先检查并处理最高优先级的错误：模式故障 if (status & MODF_MASK) { // 发生了模式故障 uint8_t temp = SPCR; // 读取控制寄存器（作为清除MODF流程的一部分） SPCR = temp; // 写入控制寄存器，完成MODF清除流程 // 进行错误处理：记录日志、复位SPI、重新初始化等 handle_mode_fault(); return; // 通常严重错误处理后直接返回 } // 2. 检查并处理溢出错误 if (status & OVRF_MASK) { // 发生了溢出错误 uint8_t lost_data = SPDR; // 读取数据寄存器，完成OVRF清除流程 // 注意：这里读出的数据是溢出前接收寄存器里的旧数据，新数据已丢失 // 进行错误处理：通知上层数据丢失、重置接收状态机等 handle_overflow_error(); // 溢出处理后，仍需检查是否有正常数据，因为OVRF和SPRF可能同时置位 } // 3. 处理正常数据接收 if (status & SPRF_MASK) { // 正常接收到数据 uint8_t received_data = SPDR; // 读取数据，同时清除SPRF标志 // 处理接收到的数据，例如放入环形缓冲区 rx_buffer_put(received_data); } // 4. （可选）对于发送中断，通常有独立的中断服务程序 // void SPI_Trans_ISR(void) { if (SPTIE && SPTE) { SPDR = get_next_tx_byte(); } } }

避坑技巧：在中断服务程序中，切忌进行耗时操作，如复杂的计算、打印日志到串口等。应该只做最必要的状态检查、数据搬运和标志清除。将接收到的数据快速存入一个软件环形缓冲区（FIFO），在主循环中再从缓冲区取出处理，这是最经典的生产者-消费者模型，能极大提高系统的实时性和稳定性。

4. SPI模块的初始化和低功耗管理

理解了核心机制后，将其组合成一个可工作的模块，始于正确的初始化。同时，在电池供电的设备中，低功耗管理是必修课。

4.1 初始化配置流程与参数详解

初始化SPI模块，本质上是配置一系列寄存器，使其按照我们期望的模式工作。以下是针对MC68HC908GZ系列的一个主设备初始化示例，并附上关键参数解释：

void SPI_Master_Init(void) { // 步骤1: 首先禁用SPI模块 (SPE=0)，进行安全配置 SPCR = 0x00; // 确保SPE=0, SPTIE=0, SPRIE=0等 // 步骤2: 配置SPI控制寄存器 (SPCR) // 假设需求：主模式、CPOL=0(时钟空闲低)、CPHA=0(数据在第一个时钟边沿采样)、正常推挽输出、使能SPI // SPRIE=0 (先禁用接收中断，采用查询或后续开启) // SPMSTR=1 (主模式) // CPOL=0 // CPHA=0 // SPWOM=0 (推挽输出) // SPE=1 (使能SPI) // SPTIE=0 (先禁用发送中断) SPCR = (1 << SPRIE) | (1 << SPMSTR) | (0 << CPOL) | (0 << CPHA) | (0 << SPWOM) | (1 << SPE) | (0 << SPTIE); // 注意：位位置需根据具体头文件定义调整。这里SPRIE位写1仅为格式示例，实际按需设置。 // 步骤3: 配置SPI状态与控制寄存器 (SPSCR) // 设置波特率、使能错误中断、根据情况使能模式故障检测 // 假设：总线时钟BUSCLK=8MHz， 目标SPI波特率=500kHz， 则分频系数BD = 8M / 500k = 16 // 查表16-3，BD=16对应SPR1:SPR0 = 0b01 // ERRIE=1 (使能溢出和模式故障错误中断) // MODFEN=1 (使能模式故障检测，在多主系统或SS引脚被监控时) SPSCR = (0 << SPRF) | (1 << ERRIE) | (0 << OVRF) | (0 << MODF) | (1 << SPTE) | (1 << MODFEN) | (0 << SPR1) | (1 << SPR0); // 注意：SPRF, OVRF, MODF, SPTE是状态位，通常只读，初始化时写0即可（SPTE除外，复位后为1）。 // 步骤4: （可选）配置相关IO口方向 // 主模式下，MOSI和SPSCK应配置为输出，MISO配置为输入，SS引脚根据MODFEN配置 // 如果MODFEN=1，SS被SPI模块强制为输入，无需软件配置方向。 // 如果MODFEN=0，SS可作为普通GPIO，需单独配置。 DDR_MOSI = 1; // 设置为输出 DDR_SPSCK = 1; // 设置为输出 DDR_MISO = 0; // 设置为输入 // SS引脚配置略... // 步骤5: 清除任何可能存在的残留状态标志 (void)SPSCR; // 读一次SPSCR (void)SPDR; // 读一次SPDR，可清除潜在的SPRF/OVRF }

关键参数解析：

• CPOL与CPHA：这是SPI通信的“方言”，主从设备必须一致。CPOL=0/1决定时钟空闲时为低电平或高电平。CPHA=0/1决定数据是在第一个时钟边沿采样还是在第二个边沿采样。常见的模式有Mode 0 (CPOL=0, CPHA=0) 和 Mode 3 (CPOL=1, CPHA=1)。一定要参照从设备的数据手册。
• 波特率计算：公式为Baud Rate = BUSCLK / BD，BD由SPR1:SPR0选择（2, 8, 32, 128）。选择时需考虑从设备支持的最高速率和总线噪声水平，并非越快越好。
• MODFEN的抉择：在单一主从、SS引脚硬件连接稳定的系统中，主设备可以设置MODFEN=0，将SS引脚用作GPIO（如用来手动选择从设备）。在开发调试阶段，或者存在多个MCU可能竞争总线的复杂系统中，建议主设备设置MODFEN=1，启用硬件保护。

4.2 低功耗模式下的SPI行为

MC68HC908GZ支持WAIT和STOP两种低功耗模式。

• WAIT模式：CPU时钟停止，但外设（包括SPI）可能仍在运行（取决于具体芯片设计）。如果SPI被使能，它仍然可以收发数据并产生中断，从而将MCU唤醒。重要提示：在进入WAIT模式前，如果不需要SPI功能，务必清除SPE位以关闭其时钟，降低功耗。如果需要SPI在WAIT模式下工作（例如等待外部数据唤醒），则需配置好相应中断（如SPRIE）。
• STOP模式：所有时钟停止，SPI模块完全关闭。任何正在进行的传输都会被中止。唤醒后，SPI寄存器保持进入STOP前的状态，但传输不会自动恢复，需要软件重新初始化或启动传输。

关于Break中断：在调试过程中，如果使用了断点（Break），需要注意SBFCR寄存器中的BCFE位。如果BCFE=0（默认），在断点状态下，软件无法清除SPTE等状态位。这意味着，如果你在断点期间向SPDR写数据，这个写入操作是无效的，数据不会进入移位寄存器。这在进行单步调试SPI通信代码时需要格外留意，避免误判。

5. 实战中的常见问题与排查技巧

理论最终要服务于实践。下面是我在多年项目中总结的，围绕SPI双缓冲和错误处理的一些典型问题及排查思路。

5.1 数据传输不连续或丢失字节

现象：试图连续发送一串数据，但逻辑分析仪或示波器显示字节之间存在异常长的空闲间隔，或者接收端偶尔漏掉一两个字节。

排查思路：

1. 检查SPTE标志：这是最常见的原因。你的发送函数是否在SPTE=1时才写入SPDR？如果采用查询方式，在循环中是否持续等待SPTE置位？如果采用中断方式，发送中断服务程序是否被正确触发和执行？一个低级错误是：在发送第一个字节前没有等待SPTE置位（复位后SPTE=1，但首次写入后即清零）。发送后续字节时，必须等待前一个字节从缓冲区加载到移位寄存器后SPTE再次置1。
2. 检查中断优先级与屏蔽：如果使用了中断，确保SPI中断的优先级设置合理，并且没有在关键代码段长时间关闭全局中断，导致SPI中断无法及时响应，造成缓冲区空或满的状态无法被处理。
3. 检查时钟配置与波特率：主从设备的SPI时钟相位（CPHA）和极性（CPOL）是否绝对一致？波特率是否在从设备支持的范围内？过高的波特率在长导线或噪声环境下可能导致数据采样错误。
4. 检查OVRF标志：在接收端，使用逻辑分析仪检查MISO波形和数据是否正确。同时，在接收代码中，检查SPSCR寄存器是否出现了OVRF标志。如果OVRF被置位，说明你的CPU读取SPDR的速度跟不上SPI接收的速度。你需要优化接收逻辑（如使用更大的环形缓冲区、提高中断优先级、使用DMA），或者降低SPI波特率。

5.2 主从设备通信完全失败

现象：主设备发送，从设备无任何反应，或波形完全不对。

排查思路：

1. 硬件连接：这是第一步也是最容易出错的一步。确认MOSI接MOSI，MISO接MISO，SCK接SCK，SS接SS（如果使用）。检查电源、地线是否连接牢固。用示波器测量SCK、MOSI引脚是否有波形输出。
2. 模式故障（MODF）：如果主设备的MODFEN=1，用示波器测量主设备的SS引脚。如果它被意外拉低（可能是上拉电阻缺失、线路干扰或从设备故障），主设备会立即进入模式故障状态，SPE位被自动清零，SPI模块被禁用，导致无任何波形输出。检查SPSCR寄存器的MODF标志。如果MODF=1，按流程清除它，并重新初始化SPI（设置SPE=1）。
3. 从设备选择：确保从设备的SS引脚被主设备正确拉低（对于CPHA=0，需在每次传输前拉低；对于CPHA=1，可在传输期间保持低电平）。有些从设备对SS下降沿非常敏感。
4. 软件初始化顺序：确保在配置SPI为输出引脚（MOSI, SCK）之前，不要使能SPI模块（SPE=1）。否则，SPI模块可能会在引脚还是输入状态时试图驱动输出，造成不可预知的行为。安全的顺序是：先配置GPIO方向，再配置并最后使能SPI外设。

5.3 错误中断无法触发或处理不当

现象：明明发生了溢出或模式故障，但程序似乎没有进入错误中断服务程序，或者进入后系统状态异常。

排查思路：

1. 中断使能位：确认ERRIE位是否被正确设置为1。同时，确认CPU的全局中断是否开启。
2. 中断向量表：确认你的开发环境是否正确设置了SPI接收/错误中断的服务程序入口地址。MC68HC908GZ中，SPRF、OVRF、MODF共享一个中断向量。
3. 中断标志清除流程：这是重中之重。你的中断服务程序是否严格按照规定流程清除标志？
   • 对于OVRF：是否执行了status = SPSCR; data = SPDR;？
   • 对于MODF：是否执行了status = SPSCR; SPCR = SPCR;（或任何写SPCR的操作）？错误的清除顺序或遗漏步骤会导致标志位无法清除，从而产生一次中断后便再也无法进入中断的“锁死”现象。
4. 中断服务程序长度：中断服务程序执行时间是否过长？如果在处理错误中断时，又来了新的SPI数据，可能会引发嵌套中断或标志覆盖等问题。尽量保持ISR简短高效。

5.4 调试工具与技巧

1. 逻辑分析仪是必备神器：一个支持SPI协议解码的逻辑分析仪（即使是便宜的USB款）能让你直观地看到SCK、MOSI、MISO、SS四条线上的每一位数据和时间关系，快速定位是相位问题、字节间隔问题还是数据内容问题。
2. 善用寄存器查看与断点：在IDE的调试模式下，实时观察SPCR、SPSCR、SPDR寄存器的值。在关键位置（如发送函数、中断入口）设置断点，单步执行，观察标志位的变化是否符合预期。
3. 编写简单的测试代码：先抛开复杂应用，写一个最简单的循环：主设备不断发送0xAA，从设备回显。用逻辑分析仪看波形是否正确。然后主设备发送递增数列，检查接收是否正确。逐步增加复杂度，如启用中断、连续发送等。
4. 打印日志：如果系统有串口，可以在中断服务程序中设置标志变量，在主循环中打印出来，例如“OVRF occurred”、“MODF occurred”，这对于追踪偶发性错误非常有帮助。注意，ISR内不要直接调用耗时的打印函数。