)
一、协议接口
ap_none,可以实现输入参数任意时刻的写入和读取
ap_stable，无协议，复位之后数据保持稳定，也就是两次复位之间数据保持不变
ap_vld接口，实现valid+data绑定的接口，提供数据的有效信号，用于读取和写入时机的控制。
ap_ack,也就是acknowledge端口的数据，用于确认数据是否已经被读走和写入
ap_hs,也就是handshake握手端口，等价于ap_vld + ap_ack接口合并，用于数据的握手和反压设计。
ap_ovld,用于对输出端口的valid指示，表示的是o_valid + o_data
ap_fifo:就是常规的FIFO接口，带有full和empty信号，在端口只支持单口方向，不支持双向
ap_bus:用于实现指针和按引用传递端口
ap_memory:作为标准的RAM接口来实现数组实参。如果作为模块在RTL设计中使用，ap_memory显示的bram端口是离散的。
bram:将数组作为RAM接口。在RTL设计中，内存接口位bundle在一起的一个port端口。
axis接口：valid+reay握手反压接口
axilite接口：用于寄存器的配置
m_axi总线：用于DDR的访问总线。默认配置是32bit的地址，如果需要64bit的地址是需要使用config_interface配置的；
还有就是data的位宽，如何实现512bit的data,可以使用hls::vector数据类型来实现。
ap_ctrl_none：无协议接口，要谨慎使用，容易出bug,会阻止C/RTL协同仿真功能的验证。
ap_ctrl_hs:这个是默认的接口，也是最常使用的接口，利用start开启模块的工作，使用ap_done来通知处理完成
ap_ctrl_chain:等价于ap_ctrl_hs + ap_continue；
二、set_directive_latency
1.用于对函数，循环或者region区域指定最大或者最小的时延
2.工具始终以最小延时为目标，进行最优化
三、loop_flatten使用
将该指令应用于循环层级中最内层的循环。仅限完美循环和半完美循环才能以此方式加以扁平化
