以下是对您提供的博文内容进行深度润色与结构重构后的专业级技术文章。全文已彻底去除AI生成痕迹，语言更贴近资深硬件工程师/PCB工艺专家的自然表达风格；逻辑层层递进、案例真实可感、术语精准但不堆砌；所有技术细节均服务于“如何真正做对一件事”的实战目标；同时严格遵循您提出的格式与风格要求（无模板化标题、无总结段、无展望句、无空洞套话），结尾自然收束于一个可延伸的技术思考点。
一次Gerber导出没对齐，整批板子贴不上——我们是怎么把AD输出从“差不多就行”变成“零偏差交付”的？
去年底，我们给某音频设备厂商交付一款四层Class-D功放主板。BGA-144主控、差分阻抗控制、铝基散热层——图纸签核没问题，仿真也过了，首样回来却卡在SMT贴片环节：AOI连续报27颗焊盘虚焊，集中在BGA角落。工厂反馈：“焊盘上锡不足，像是阻焊盖住了。”
第一反应是改钢网？重做阻焊开窗？但当我们把Gerber拖进GC-Prevue叠层一看——问题不在制造厂，而在AD导出那一刻就埋下了偏差。
顶层铜（GTL）和顶层阻焊（GTS）之间，存在系统性0.15mm偏移。不是局部错位，是整个GTS图层像被悄悄平移了一小步。而这个偏移，恰好让部分BGA焊盘边缘被阻焊油墨“咬”掉一截，导致锡膏无法完整覆盖，回流后形成虚焊。
这不是个例。据我们跟踪的近37个量产项目，68%的首次试产异常，根源不在原理设计，而在Gerber数据与原始PCB意图之间那几微米的失真。而这些失真，90%以上都藏在三个地方：层定义是否全、坐标原点有没有漂、钻孔单位有没有混。
今天，我想带你从一台AD软件出发，走完一条真实的校验链路——不讲理论，只说我们每天在做的动作：怎么设、怎么看、怎么查、怎么改。
Gerber不是截图，是一次编译
很多人以为Gerber导出就是“把PCB画的东西存成图片”。其实完全相反：它是AD把整个设计数据库，按光绘机的语言重新翻译一遍的过程。
这个过程包含四个关键阶段：
对象提取：AD遍历所有层对象（铜皮、过孔、焊盘、丝印文字、机械切割线），按你配置的映射规则，打包进对应文件。比如你设了
TopLayer → GTL，它就把顶层所有导电图形塞进PCB_TopCopper.GTL；但如果你漏配了Paste Mask Top，钢网厂拿到的就是一张没开窗的图——他们只能靠猜。坐标归一：AD内部用的是“设计原点”，可能
