1. 巡线系统硬件架构与信号链路解析
巡线功能的实现并非单一模块的独立工作，而是由CCD图像传感器、前端数据预处理单元（STM32F051）、主控决策单元（STM32F407）以及通信链路共同构成的闭环系统。理解这一硬件拓扑结构，是后续软件设计与调试的前提。
整个系统采用分层处理架构：CCD传感器负责光学信号到模拟电压信号的转换；STM32F051作为专用协处理器，承担时序驱动、ADC采样与初步数据打包任务；STM32F407作为主控制器，执行图像处理算法、PID控制计算与电机驱动输出。这种分工明确的设计，既保证了实时性（CCD采样必须严格遵循时钟节拍），又释放了主控资源用于复杂控制逻辑。
关键信号链路如下：
-CCD模块引脚定义：TSAO1401 CCD芯片提供三个核心接口信号——AO（Analog Output，模拟输出）、CLK（Clock，像素同步时钟）、SI（Start Input，帧启动信号）。这三个信号直接决定了128个像素点的采集时序与数据有效性。
-STM32F051端口映射：AO连接至PA5，配置为ADC1_IN5通道；CLK连接至PA6，配置为通用推挽输出；SI连接至PA7，同样配置为通用推挽输出。该映射关系由硬件原理图固化，软件必须严格遵循。
-串行通信链路：STM32F051通过USART1（TX引脚默认为PA9）将处理后的数据帧发送至STM32F407的USART3（RX引脚为PB11）。该连接构成系统唯一的上行数据通道，其可靠性直接影响整车循迹稳定性。
此处需特别强调时钟树配置对CCD采集精度的决定性
