1. STM32外部中断系统深度解析：从硬件结构到软件实现
在嵌入式系统开发中，中断机制是连接物理世界与程序逻辑的核心桥梁。它使微控制器能够对瞬时、异步的外部事件做出及时响应，而不必依赖低效的轮询方式。对于STM32F1系列这类广泛应用的MCU而言，理解其外部中断（EXTI）系统的底层架构与配置逻辑，远不止于调用几个HAL库函数——它是构建稳定、可预测、高实时性应用的基础。本节将摒弃“配置即使用”的表层认知，深入到寄存器级硬件结构，厘清信号如何从GPIO引脚一路穿越模拟电路、数字逻辑，最终触发CPU执行中断服务函数（ISR）的完整路径。
1.1 EXTI硬件拓扑：19条独立中断线与共享向量的协同设计
STM32F1系列芯片配备了19个外部中断/事件线路（EXTI0–EXTI18），这一数量并非随意设定，而是由其GPIO端口资源与系统功能需求共同决定。其中，前16条（EXTI0–EXTI15）直接映射至所有GPIO端口的同编号引脚。这意味着，PA0、PB0、PC0、PD0乃至PE0的电平变化，均可通过EXTI0线路触发中断；同理，PA1–PE1共用EXTI1，依此类推，直至PA15–PE15共用EXTI15。这种“多对一”的映射关系，本质上是一种硬件复用策略，它在不显著增加芯片引脚与内部布线复杂度的前提下，极大扩展了可监控的外部事件源数量。
值得注意的是，EXTI16–EXTI18则被预留给特定的片上外设：EXTI16通常绑定至PVD（可编程电压检测器）输出，EXTI17对应RTC闹钟事件，EXTI18则与USB唤醒信号关联。这些专用线路的设计，体现了STM32在通用性与专用性之间的平衡——既保证了用户对任意GPIO的灵活中断控制，又为关键系统级事件提供了确定性的响应通道。
